我们正在努力恢复Google Play商店上的Unionpedia应用程序
传出传入
🌟我们简化了设计以优化导航！
Instagram Facebook X LinkedIn

IP核

指数 IP核

IP核，全称知识产权核（intellectual property core），是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模組。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行特殊應用積體電路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。 IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列表征文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。.

目录

  1. 16 关系: 功能验证，寄存器传输级，布局 (集成电路)，布线 (集成电路)，专利，现场可编程逻辑门阵列，硬件描述语言，系统芯片，网表，特殊應用積體電路，静态时序分析，著作權，邏輯閘，集成电路，集成电路设计，逻辑综合。

  2. 半导体IP核
  3. 半導體元件製程
  4. 電子設計自動化

功能验证

功能验证（functional verification），是电子设计自动化中验证数字电路是否与预定规范功能相符的一个验证过程，通常所说的功能验证、功能仿真是指不考虑实际器件的延迟时间，只考虑逻辑功能的一个流程。功能验证的目标是达到尽可能高的测试覆盖率，被测试的内容要尽可能覆盖所有的语句、逻辑分支、条件、路径、触发、状态机的状态等，同时在某些阶段还必须包括对时序的检查。在较小型的电路设计中，设计人员可以利用硬件描述语言来建立测试平台（通常这是一个顶级模块），通过指定测试向量来检验被测模块在各种输入情况下，检验对应的输出是符合要求。但是，在更大型集成电路设计项目中，该过程会耗费设计人员较大的时间和精力。许多项目都采用计算机辅助工程工具来协助验证人员创建随机测试激励向量。其中，硬件验证语言在建立随机测试和功能覆盖方面具有显著的优势，它们通常提供了专门用来进行功能覆盖和产生可约束随机测试激励向量的数据结构。除了上面讲述的这种通过输入测试向量的方式，功能验证还可以通过形式等效性检查（形式验证）、断言等方式来进行，达到更高的功能覆盖率。.

查看 IP核和功能验证

寄存器传输级

在数位电路设计中，寄存器传输级（register-transfer level, RTL）是一种对同步数位电路的抽象模型，这种模型是根据数字信号在硬件寄存器、存储器、组合逻辑装置和总线等逻辑单元之间的流动，以及其逻辑代数运作方式来确定的。 寄存器传输级抽象模型在诸如Verilog和VHDL的硬件描述语言中被用于创建对实际电路的高层次描述，而低层次描述甚至实际电路可以通过高层次描述导出。在现代的数位设计中，寄存器传输级上的设计是最典型的工作流程。逻辑合成工具可以根据寄存器传输级的描述构建更低级别的电路描述。.

查看 IP核和寄存器传输级

布局 (集成电路)

布局（placement）是电子设计自动化中的一个重要步骤，在這過程中會把電路元件安置在指定面積的晶片上進行物理设计的流程。如果电路的布局存在設計不良，那么集成电路芯片的性能将会受到影響甚至部份失靈或嚴重的產生故障，而且会因为納米級別的微電路連線設計得不到優化（对连线的配置称为布线），導致晶片的制造效率降低甚至增加了不良品的比率。因此，电路的布局人员必须考虑到对多个参数的优化，以使电路成品能够符合预定的性能要求。.

查看 IP核和布局 (集成电路)

布线 (集成电路)

在电子设计自动化中，布线（routing），是印刷电路板设计和集成电路设计中的一个步骤。在设计流程里，布线通常在布局完成之后进行，布局已经将各种电路组件安置在芯片上，布线则进行这些组件之间的互连线配置。布线的原则是保证不同组件之间的连接畅通，同时符合一定的设计规则检查。.

查看 IP核和布线 (集成电路)

专利

专利，即專利權的簡稱，主要分為發明、实用新型及工業設計三種類型。各國政府設立專利制度，其目的在於鼓勵民眾從事發明，保護發明人（或其受讓人或繼承人）的權利，並指導專利權人與民眾以合法、適當的方式利用發明，以促進產業發展。專利制度是讓專利權人在法定期間（例如：20年）內享有專利技術的排他權（注意，並非獨占權），使其享有商業上的特權利益，以鼓勵其將知識公開分享。當專利權法定期間屆滿，專利權即告消滅，民眾即可根據專利說明書所揭露的內容，自由運用其專利技術。 申請專利，必須向政府機關提出「專利說明書」，明確且充分揭露其發明技術的內容到可具體實施的地步（不可僅是漫天空想），並界定請求的權利範圍。請求的權利範圍如不符合專利要件（例如：發明是既有的習知技術），就會被駁回，無法取得專利權。由於專利要件的判斷涉及不確定法律概念，專利專責機關對專利範圍在其判斷餘地中所為的專業判斷經常引發爭議，因而導致專利爭訟。.

查看 IP核和专利

现场可编程逻辑门阵列

場可编程逻辑閘阵列（Field Programmable Gate Array，縮寫為FPGA），它是在PAL、GAL、CPLD等可程式邏輯裝置的基础上进一步发展的产物。它是作为特殊應用積體電路领域中的一种半定制电路而出现的，既解决了全定制电路的不足，又克服了原有可编程逻辑器件门电路数有限的缺点。.

查看 IP核和现场可编程逻辑门阵列

硬件描述语言

在电子学中，硬件描述语言（hardware description language, HDL）是用来描述电子电路（特别是数字电路）功能、行为的语言，可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。随着自动化逻辑综合工具的发展，硬件描述语言可以被这些工具识别，并自动转换到逻辑门级网表，使得硬件描述语言可以被用来进行电路系统设计，并能通过逻辑仿真的形式验证电路功能。设计完成后，可以使用逻辑综合工具生成低抽象级别（门级）的网表（即连线表）。 硬件描述语言在很多地方可能和传统的软件编程语言类似，但是最大的区别是，前者能够对于硬件电路的时序特性进行描述。硬件描述语言是构成电子设计自动化体系的重要部分。小到简单的触发器，大到复杂的超大规模集成电路（如微处理器），都可以利用硬件描述语言来描述。常见的硬件描述语言包括Verilog、VHDL等。.

查看 IP核和硬件描述语言

系统芯片

系统芯片（System on Chip，縮寫：SoC）是一个将電腦或其他电子系统集成到单一芯片的集成电路。系统芯片可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。系统芯片常常應用在嵌入式系统中。系统芯片的集成规模很大，一般达到几百万门到几千万门。 尽管微控制器通常只有不到100 kB的随机存取存储器，但是事实上它是一种简易的、功能弱化的单芯片系统，而“系统芯片”这个术语常被用来指功能更加强大的处理器，这些处理器可以运行Windows和Linux的某些版本。系统芯片更强的功能要求它具备外部存储芯片，例如有的系统芯片配备了闪存。系统芯片往往可以连接额外的外部设备。系统芯片对半导体器件的集成规模提出了更高的要求。为了更好地执行更复杂的任务，一些系统芯片采用了多个处理器核心。.

查看 IP核和系统芯片

网表

在电子设计自动化中，网表（netlist），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。 网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次（如寄存器传输级）的硬件描述可以通过逻辑综合转换为低抽象层次（逻辑门级）的电路连线网表，这一步骤目前可以使用自动化工具完成，这也大大降低了设计人员处理超大规模集成电路的繁琐程度。硬件厂商利用上述网表，可以制造具体的专用集成电路或其他电路。一些相对较小的电路也可以在现场可编程逻辑门阵列上实现。 根据不同的分类，网表可以是物理或逻辑的，也可以是基于实例或基于线网的，抑或是平面的或多层次的，等等。 N.

查看 IP核和网表

特殊應用積體電路

特殊應用積體電路（Application-specific integrated circuit，縮寫：ASIC），是指依產品需求不同而客製化的特殊規格集成電路；相反地，非客製化的是應用特定標準產品（Application-specific standard product）集成電路。 特殊應用積體電路是由特定使用者要求和特定電子系統的需要而設計、製造。由于单个专用集成电路芯片的生产成本很高，如果出货量较小，则采用特殊應用積體電路在经济上不太实惠。这种情况可以使用可编程逻辑器件（如現場可程式邏輯門陣列）来作为目标硬件实现集成电路设计。此外，可编程逻辑器件具有用户可编程特性，因此适合于大规模芯片量产之前的原型机，来进行调试等工作。但是可编程逻辑器件在面积、速度方面的优化程度不如全定制的集成电路。 一般特殊應用積體電路的ROM和RAM都在出厂前经过掩膜（MASK），如常用的红外线遥控器发射芯片就是这种芯片。 特殊應用積體電路的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。.

查看 IP核和特殊應用積體電路

静态时序分析

静态时序分析（Static Timing Analysis, STA），或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。 传统上，人们常常将工作时钟频率作为高性能的集成电路的特性之一。为了测试电路在指定速率下运行的能力，人们需要在设计过程中测量电路在不同工作阶段的延迟。此外，在不同的设计阶段（例如逻辑综合、布局、布线以及一些后续阶段）需要对时间优化程序内部进行延迟计算（Delay calculation）。尽管可以通过严格的SPICE电路仿真来进行此类时间测量，但是这种方法在实用中耗费大量时间。静态时序分析在电路时序快速、准确的测量中扮演了重要角色。静态时序分析能够更快速地完成任务，是因为它使用了简化的模型，而且它有限地考虑了信号之间的逻辑互动。静态时序分析在最近几十年中，成为了相关设计领域中的主要技术方法。 静态时序分析的最早描述之一是基于1966年的計畫評核術。它的一些更现代的版本和算法则出现于1980年代前期。.

查看 IP核和静态时序分析

著作權

著作權，也稱為版權，分為著作人格權與著作財產權。其中著作人格權的內涵包括了公開發表權、姓名表示權及禁止他人以扭曲、變更方式，利用著作損害著作人名譽的權利。著作財產權是無形的財產權，是基於人類知識所產生的權利，故屬知識產權之一，包括重製權、公開口述權、公開播送權、公開上映權、公開演出權、公開傳輸權、公開展示權、改作權、散布權、出租權等等。 著作權要保障的是思想的表達形式，而不是保護思想本身，因為在保障著作財產權，此類專屬私人之財產權利益的同時，尚須兼顧人類文明之累積與知識及資訊之傳播，從而算法、數學方法、技術或機器的設計，均不屬著作權所要保障的對象。 著作權是有期限的權利，在一定期限經過後，著作財產權即歸於失效，而屬公有领域，任何人皆可自由利用。在著作權的保護期間內，即使未獲作者同意，只要符合「合理使用」的規定，亦可利用。凡此規定皆在平衡著作人與社會對作品进一步使用之利益。.

查看 IP核和著作權

邏輯閘

逻辑门是在集成電路上的基本組件。简单的邏輯閘可由晶体管组成。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现邏輯运算。常见的逻辑门包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。 逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。.

查看 IP核和邏輯閘

集成电路

集成电路（integrated circuit，縮寫：IC；integrierter Schaltkreis）、或称微电路（microcircuit）、微芯片（microchip）、晶--片/芯--片（chip）在电子学中是一种把电路（主要包括半導體裝置，也包括被动元件等）小型化的方式，並時常制造在半导体晶圓表面上。 前述將電路製造在半导体晶片表面上的積體電路又稱薄膜（thin-film）積體電路。另有一種（thick-film）（hybrid integrated circuit）是由独立半导体设备和被动元件，集成到基板或线路板所构成的小型化电路。 本文是关于单片（monolithic）集成电路，即薄膜積體電路。 從1949年到1957年，維爾納·雅各比(Werner Jacobi)、杰弗里·杜默 (Jeffrey Dummer)、西德尼·達林頓(Sidney Darlington)、樽井康夫(Yasuo Tarui)都開發了原型，但現代積體電路是由傑克·基爾比在1958年發明的。其因此榮獲2000年諾貝爾物理獎，但同時間也發展出近代實用的積體電路的罗伯特·诺伊斯，卻早於1990年就過世。.

查看 IP核和集成电路

集成电路设计

集成电路设计（Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。.

查看 IP核和集成电路设计

逻辑综合

在集成电路设计中，邏輯合成（logic synthesis）是所设计数字电路的高抽象级描述，经过布尔函数化简、优化后，转换到的逻辑门级别的电路连线网表的过程。.

查看 IP核和逻辑综合

另见

半导体IP核

半導體元件製程

電子設計自動化

亦称为 智慧財產權核心，知识产权核。