比浏览器更快的访问！
34 关系: 功能验证，半导体器件制造，可程式邏輯裝置，夏宇闻，布局 (集成电路)，布线 (集成电路)，全定制，现场可编程逻辑门阵列，琳·康維，硬件验证语言，硬件描述语言，縮寫，编程语言，美国国防部，电子电路仿真，电子电路设计，电路设计，物理设计，特殊應用積體電路，计算机辅助工程，计算机辅助设计，设计规则检查，设计收敛，超大规模集成电路，電子設計自動化軟體比較，集成电路版图，集成电路设计，逻辑仿真，逻辑综合，Gateway设计自动化，SystemVerilog，Verilog，VHDL，模拟电路。
功能验证
功能验证（functional verification），是电子设计自动化中验证数字电路是否与预定规范功能相符的一个验证过程，通常所说的功能验证、功能仿真是指不考虑实际器件的延迟时间，只考虑逻辑功能的一个流程。功能验证的目标是达到尽可能高的测试覆盖率，被测试的内容要尽可能覆盖所有的语句、逻辑分支、条件、路径、触发、状态机的状态等，同时在某些阶段还必须包括对时序的检查。在较小型的电路设计中，设计人员可以利用硬件描述语言来建立测试平台（通常这是一个顶级模块），通过指定测试向量来检验被测模块在各种输入情况下，检验对应的输出是符合要求。但是，在更大型集成电路设计项目中，该过程会耗费设计人员较大的时间和精力。许多项目都采用计算机辅助工程工具来协助验证人员创建随机测试激励向量。其中，硬件验证语言在建立随机测试和功能覆盖方面具有显著的优势，它们通常提供了专门用来进行功能覆盖和产生可约束随机测试激励向量的数据结构。除了上面讲述的这种通过输入测试向量的方式，功能验证还可以通过形式等效性检查（形式验证）、断言等方式来进行，达到更高的功能覆盖率。.
新！!: 電子設計自動化和功能验证 · 查看更多 »
半导体器件制造
半导体器件制造是被用于制造芯片，一种日常使用的电气和电子器件中集成电路的处理工艺。它是一系列照相和化学处理步骤，在其中电子电路逐渐形成在使用纯半导体材料制作的晶片上。 硅是今天最常用的半导体材料，其他还有各种复合半导体材料。 从一开始晶圓加工，到芯片封装測試，直到发货，通常需要6到8周，并且是在晶圓廠內完成。 国际半导体技术发展蓝图.
新！!: 電子設計自動化和半导体器件制造 · 查看更多 »
可程式邏輯裝置
可编程逻辑器件（Programmable Logic Device，縮寫為PLD）是一種電子零件、電子組件，簡而言之也是一種集成电路、芯片。PLD晶片屬於数字型態的電路晶片，而非模拟或混訊（同時具有數位電路與類比電路）晶片。 PLD與一般數位晶片不同的是：PLD內部的數位電路可以在出廠後才規劃決定，有些類型的PLD也允許在規劃決定後再次進行變更、改變，而一般數位晶片在出廠前就已經決定其內部電路，無法在出廠後再次改變，事實上与一般的類比晶片、混訊晶片一樣，在出廠後就無法再對其內部電路進行調修。.
新！!: 電子設計自動化和可程式邏輯裝置 · 查看更多 »
夏宇闻
夏宇闻，于1968年自清华大学计算机技术与装置专业毕业、于1981年在北京航空航天大学获得通信专业硕士，后考取教育部公派学者先后在新南威尔士大学、悉尼大学留学，回国后在北京航空航天大学电子信息工程学院任教授，退休前主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。.
新！!: 電子設計自動化和夏宇闻 · 查看更多 »
布局 (集成电路)
布局（placement）是电子设计自动化中的一个重要步骤，在這過程中會把電路元件安置在指定面積的晶片上進行物理设计的流程。如果电路的布局存在設計不良，那么集成电路芯片的性能将会受到影響甚至部份失靈或嚴重的產生故障，而且会因为納米級別的微電路連線設計得不到優化（对连线的配置称为布线），導致晶片的制造效率降低甚至增加了不良品的比率。因此，电路的布局人员必须考虑到对多个参数的优化，以使电路成品能够符合预定的性能要求。.
新！!: 電子設計自動化和布局 (集成电路) · 查看更多 »
布线 (集成电路)
在电子设计自动化中，布线（routing），是印刷电路板设计和集成电路设计中的一个步骤。在设计流程里，布线通常在布局完成之后进行，布局已经将各种电路组件安置在芯片上，布线则进行这些组件之间的互连线配置。布线的原则是保证不同组件之间的连接畅通，同时符合一定的设计规则检查。.
新！!: 電子設計自動化和布线 (集成电路) · 查看更多 »
全定制
全定制（Full-custom）设计途径是集成电路设计的一种途径，这种途径需要设计人员完成所有晶体管和互连线的详细版图，而不像另一种设计途径——半定制（semi-custom）设计方法，不是以晶体管为基础开始设计，而是通过使用已经设计好的子电路来完成整个电路的设计。实际上，半定制设计途径所使用的标准元件本身也是通过全定制设计方法完成的，而一系列这类标准元件（通常称之为“标准单元库”、“工艺库”）的设计会花费很长时间。 全定制设计由于设计的精度很高，因此可以最大程度优化芯片的性能，而不会浪费太多芯片资源。但是，这种设计方法通常比半定制设计耗费更多的人力和时间成本。因此，只有那些需要大批量投产的集成电路产品（如微处理器等）才会使用全定制的方法，因为使用全定制的方法对于单个芯片来说很不经济。 集成电路的设计、制造所需的成本是一个需要考虑的因素。制造用于光刻（将抽象的集成电路版图转化为实际硬件电路的过程之一）的光罩相当昂贵，而相关电子设计自动化软件的授权也将花费客观的资金。.
新！!: 電子設計自動化和全定制 · 查看更多 »
现场可编程逻辑门阵列
場可编程逻辑閘阵列（Field Programmable Gate Array，縮寫為FPGA），它是在PAL、GAL、CPLD等可程式邏輯裝置的基础上进一步发展的产物。它是作为特殊應用積體電路领域中的一种半定制电路而出现的，既解决了全定制电路的不足，又克服了原有可编程逻辑器件门电路数有限的缺点。.
新！!: 電子設計自動化和现场可编程逻辑门阵列 · 查看更多 »
琳·康維
琳·康維（Lynn Conway，）生於紐約州白原市，是個計算機科學家與發明家。她被認為在1960年代在IBM工作時發明動態處理指令的有力方法。這項關鍵發明應用於亂序執行，幾乎所有的現代處理器都用此方式增進表現。.
新！!: 電子設計自動化和琳·康維 · 查看更多 »
硬件验证语言
件验证语言（hardware verification language, 缩写为 HVL）是一种用硬件描述语言（HDL）编写、用于电子电路设计验证的编程语言。硬件验证语言通常具有类似C++或Java这样高级语言的特点，同时又提供硬件描述语言那样的位运算功能。许多硬件验证语言能够生成带约束的随机激励，并提供了功能覆盖结构，来辅助设计人员进行复杂的硬件验证。 SystemVerilog、OpenVera和SystemC是最常用的硬件验证语言。其中，SystemVerilog更是将硬件描述语言与硬件验证语言合并到单一标准。.
新！!: 電子設計自動化和硬件验证语言 · 查看更多 »
硬件描述语言
在电子学中，硬件描述语言（hardware description language, HDL）是用来描述电子电路（特别是数字电路）功能、行为的语言，可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。随着自动化逻辑综合工具的发展，硬件描述语言可以被这些工具识别，并自动转换到逻辑门级网表，使得硬件描述语言可以被用来进行电路系统设计，并能通过逻辑仿真的形式验证电路功能。设计完成后，可以使用逻辑综合工具生成低抽象级别（门级）的网表（即连线表）。 硬件描述语言在很多地方可能和传统的软件编程语言类似，但是最大的区别是，前者能够对于硬件电路的时序特性进行描述。硬件描述语言是构成电子设计自动化体系的重要部分。小到简单的触发器，大到复杂的超大规模集成电路（如微处理器），都可以利用硬件描述语言来描述。常见的硬件描述语言包括Verilog、VHDL等。.
新！!: 電子設計自動化和硬件描述语言 · 查看更多 »
縮寫
縮寫（abbreviation），在语言学裡嚴格地说是一種詞語的簡易格式，又称缩略语或簡稱。但實際上，它是從詞中提取關鍵字來簡要地代表原來的意思。例如，「欧洲联盟」被省略作為「欧盟」。.
新！!: 電子設計自動化和縮寫 · 查看更多 »
编程语言
编程语言（programming language），是用来定义计算机程序的形式語言。它是一种被标准化的交流技巧，用来向计算机发出指令。一种计算机语言让程序员能够准确地定义计算机所需要使用的数据，并精确地定义在不同情况下所应当采取的行动。 最早的编程语言是在電腦發明之前產生的，當時是用來控制及自動演奏鋼琴的動作。在電腦領域已發明了上千不同的编程語言，而且每年仍有新的编程語言誕生。很多编程語言需要用指令方式說明計算的程序，而有些编程語言則屬於宣告式編程，說明需要的結果，而不說明如何計算。 编程语言的描述一般可以分為及語義。語法是說明編程語言中，哪些符號或文字的組合方式是正確的，語義則是對於編程的解釋。有些語言是用規格文件定義，例如C語言的規格文件也是ISO標準中一部份，2011年後的版本為ISO/IEC 9899:2011，而其他55語言（像Perl）有一份主要的文件，視為是。.
新！!: 電子設計自動化和编程语言 · 查看更多 »
美国国防部
美国国防部（United States Department of Defense，簡稱DOD或DoD）是美國聯邦行政部門之一，主要負責統合國防與陸海空軍（美軍），其總部大樓位於五角大楼（The Pentagon），因此人们也常用五角大楼作為美國國防部的代稱。国防部的行政首長是國防部長，依照美国法律由文官擔任。美國國防部設有三個軍事部門：陆军部、海军部與空軍部，涵蓋除海岸防衛隊外的所有美國軍隊。除此之外，美國國防部亦設有若干國防幕僚與研究單位，同時管轄各軍校。 1947年，美国政府將軍隊管理中央化，將軍事指揮權統一交由新成立的「國家軍事機構」（National Military Establishment），除了將陆军部與海军部交由其管轄之外，同时将美國陸軍航空軍升格为独立的美國空軍，建立一个直屬於該機構的空军部。至1949年8月10日，國家軍事機構才更名為國防部。美国国防部现在的组织是按照美国国会通过的1986年的《戈德华特－尼科尔斯国防部改组法》（Goldwater-Nichols Act of 1986）。按照这个法案，军事命令是从美国总统通过美国国防部长直接到美国战区司令官。參謀長聯席會議有责任管理美国武器和後备军人，参谋长聯席會議主席也担任总统和国家安全委员会的首席军事顾问，但是参联会没有指挥权。.
新！!: 電子設計自動化和美国国防部 · 查看更多 »
电子电路仿真
电子电路仿真（Electronic circuit simulation），是指使用数学模型来对电子电路的真实行为进行模拟的工程方法。 仿真系统可以对电路的功能行为进行模拟，而不需要建立实际的电路（这过程可能繁琐而昂贵），因此它是一种很有实用价值的工具。由于仿真系统对真实情况的模拟越来越逼真，许多大学、研究机构都会使用这类工具来辅助电子工程方面的教学。由于电子电路仿真系统一般具有较好的图形化界面，它们常常可以使用户有身临其境的感觉。对于初学者，他们可以在仿真软件的帮助下进行分析、综合、组织和评估所学的知识。 在构建实际的电路之前，对设计进行仿真验证，可以大大地提高设计效率。这是由于，设计人员可以在构建电路之前，预先观察、研究电路的行为，而不必为电路的物理实现付出时间和经济的成本。尤其是集成电路，在物理上实现电路所需的光罩等电子工艺成本不菲，而集成电路的高复杂性又在面包板上面难以实现，用传统的方法研究电路的行为较为困难。因此，几乎所有的集成电路设计都较为依赖仿真。最著名的模拟仿真是SPICE，而最著名的数字电路仿真器都是基于Verilog或VHDL的。 一些电子仿真系统集成了原理图编辑器、仿真引擎、波形显示功能，这样使用户可以轻松地观察电路行为的即时状态。通常，仿真系统也会包括扩展模型以及电子元件库。其中模型主要包括集成电路专用的晶体管模型，例如BSIM；而元件库会提供很多通用元件，如电阻器、电容器、电感元件、变压器和用户定义的模型（例如受控的电流源、电压源），此外还可以提供Verilog-A或VHDL-AMS中的一些模型）。印刷电路板设计还要求专用的模型，例如线路走线的传输线模型和IBIS模型等。.
新！!: 電子設計自動化和电子电路仿真 · 查看更多 »
电子电路设计
电子电路设计包括电子电路的分析与合成。.
新！!: 電子設計自動化和电子电路设计 · 查看更多 »
电路设计
电路设计（circuit design），广义上是指对任何电路的设计（电子电路设计），而狭义上则主要指集成电路设计中寄存器传输级设计（即功能设计）和物理设计两大步骤之间，将逻辑综合产生的逻辑门级网表，转换到更低抽象级的晶体管级电路所经历的设计过程。为了表示这种情况与广义上电路设计的区别，工程师有时也将其称为晶体管级设计。.
新！!: 電子設計自動化和电路设计 · 查看更多 »
物理设计
在集成电路设计中，物理设计（physical design）是完成功能设计之后的一个流程。在这一步，经过布图规划、布局、布线等具体过程后，以硬件描述语言等抽象形式表达的电路网表会被转换成代表电路的几何图形，这个几何图形被称为集成电路版图。半导体工厂根据版图文件就可以制造出实际的硬件电路。除了前面提到的具体过程，物理设计还包括一系列对于版图的设计和验证。.
新！!: 電子設計自動化和物理设计 · 查看更多 »
特殊應用積體電路
特殊應用積體電路（Application-specific integrated circuit，縮寫：ASIC），是指依產品需求不同而客製化的特殊規格集成電路；相反地，非客製化的是應用特定標準產品（Application-specific standard product）集成電路。 特殊應用積體電路是由特定使用者要求和特定電子系統的需要而設計、製造。由于单个专用集成电路芯片的生产成本很高，如果出货量较小，则采用特殊應用積體電路在经济上不太实惠。这种情况可以使用可编程逻辑器件（如現場可程式邏輯門陣列）来作为目标硬件实现集成电路设计。此外，可编程逻辑器件具有用户可编程特性，因此适合于大规模芯片量产之前的原型机，来进行调试等工作。但是可编程逻辑器件在面积、速度方面的优化程度不如全定制的集成电路。 一般特殊應用積體電路的ROM和RAM都在出厂前经过掩膜（MASK），如常用的红外线遥控器发射芯片就是这种芯片。 特殊應用積體電路的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。.
新！!: 電子設計自動化和特殊應用積體電路 · 查看更多 »
计算机辅助工程
計算機輔助工程（Computer Aided Engineering），主要用於模擬分析、驗證和改善設計。在近年來電腦與3D CAD快速發展情況下，CAE應用比例越來越高，使用難度也越來越低，使用者數量大幅成長。與CAD相比，CAE使用者需要更多物理相關知識來設定條件與解釋結果。至於計算過程所使用到的數學方法，如微分方程、有限元素法、有限體積法等全部交給電腦處理就可以。.
新！!: 電子設計自動化和计算机辅助工程 · 查看更多 »
计算机辅助设计
電腦輔助設計（Computer Aided Design, CAD）是指運用電腦軟體製作並模擬實物設計，展現新開發商品的外型、結構、彩色、質感等特色的過程。隨著技術的不斷發展電腦輔助設計不僅僅適用於工業，還被廣泛運用於平面印刷出版等諸多領域。它同時涉及到軟體和專用的硬體。 CAD有时也写作“computer-assisted”、“computer-aided drafting”，或类似的表达方式。相关的缩略语有CADD，表示计算机辅助设计和草图（computer-aided design and drafting），以及CAAD，表示计算机辅助建筑设计（computer-aided architectural design）。所有这些术语基本上同義，都指使用计算机而不是传统的绘图板来进行各种项目的设计和工程制图。通常由CAD创建的建筑和工程项目的范围很广，包括建筑设计制图，机械制图，电路图，和其他各种形式的设计交流方式。现在，它们都成为计算机辅助设计更广泛的定义的一部分。 设计者很早就开始使用计算机进行计算。有人认为Ivan Sutherland在1963年在麻省理工学院开发的Sketchpad是一个转折点。SKETCHPAD的突出特性是它允许设计者用图形方式和计算机交互：设计可以用一枝光笔在阴极射线管屏幕上绘制到计算机裡。实际上，这就是图形化用户界面的原型，而这种界面是现代CAD不可或缺的特性。 CAD最早的应用是在汽车制造、航空航天以及电子工业的大公司中。随着计算机变得更便宜，应用范围也逐渐变广。 CAD的实现技术从那个时候起经过了许多演变。这个领域刚开始的时候主要被用于产生和手绘的图纸相仿的图纸。计算机技术的发展使得计算机在设计活动中有更有技巧的应用。现今，CAD已经不仅仅用于绘图和显示，它开始进入设计者的专业知识中更“智能”的部分。 隨著電腦科技的日益發展，效能的提升和更便宜的價格，許多公司已採用立體的繪圖設計。以往，礙於電腦效能的限制，繪圖軟件只能停留在平面設計，欠了真實感。而立體繪圖則衝破了這限制，令設計藍圖更實體化。 现代CAD系统的功能包括：.
新！!: 電子設計自動化和计算机辅助设计 · 查看更多 »
设计规则检查
设计规则检查（Design rule checking, DRC）是电子设计自动化的一个重要组成部分，它决定了指定集成电路芯片的物理版图是否满足推荐的参数要求，这个要求即设计规则。.
新！!: 電子設計自動化和设计规则检查 · 查看更多 »
设计收敛
设计收敛（Design closure）是集成电路设计过程中，反复设计、调整设计细节，以使目标电路逐渐满足一系列设计约束的过程。集成电路设计的每个步骤（例如静态时序分析、布局、布线等）都是极其复杂的过程，并形成了若干专门的学科进行研究。.
新！!: 電子設計自動化和设计收敛 · 查看更多 »
超大规模集成电路
超大规模集成电路（very-large-scale integration，縮寫：VLSI），是一种将大量晶体管组合到单一芯片的集成电路，其集成度大于大规模集成电路。集成的晶体管数在不同的标准中有所不同。从1970年代开始，随着复杂的半导体以及通信技术的发展，集成电路的研究、发展也逐步展开。计算机里的控制核心微处理器就是超大规模集成电路的最典型实例，超大规模集成电路设计（VLSI design），尤其是数字集成电路，通常采用电子设计自动化的方式进行，已经成为计算机工程的重要分支之一。.
新！!: 電子設計自動化和超大规模集成电路 · 查看更多 »
電子設計自動化軟體比較
本條目是常見電子設計自動化軟體、電子電路仿真軟體的清單，和它們簡單的功能比較。.
新！!: 電子設計自動化和電子設計自動化軟體比較 · 查看更多 »
集成电路版图
集成电路版图（integrated circuit layout），是真实集成电路物理情况的平面几何形状描述。集成电路版图是集成电路设计中最底层步骤物理设计的成果，物理设计通过布局、布线技术将逻辑综合的成果——门级的网表转换成物理版图文件，这个文件包含了各个硬件单元在芯片上的形状、面积和位置信息。版图设计的结果必须遵守制造工艺、时序、面积、功耗等的约束。版图设计是借助电子设计自动化工具来完成的。集成电路版图完成后，整个集成电路设计流程基本结束。随后，半导体加工厂会接收版图文件，利用具体的半导体器件制造技术，来制造实际的硬件电路。 如果以标准的工业流程进行集成电路制造，即化学、热学以及一些与光刻有关的变量可以得到精确控制，那么最终制造出的集成电路的行为在很大程度上取决于不同“几何形状”之间的相互连接以及位置决定。集成电路布局工程师的工作是将组成集成电路芯片的所有组件安置和连接起来，并符合预先的技术要求。通常这些技术要求包括性能、尺寸和制造可行性。在版图图形中，不同颜色图形形状可以分别代表金属、二氧化硅或组成集成电路组件的其他半导体层。同时，版图可以提供导体、隔离层、接触、通孔、掺杂注入层等方面的信息。 生成的版图必须经过一系列被称为物理验证的检查流程。设计人员必须使版图满足制造工艺、设计流程和电路性能三方面带来的约束条件。其中，制造工艺往往要求电路符合最小线宽等工艺限制，而功率耗费、占用面积也是考虑的因素。验证流程中最常见的是分为：.
新！!: 電子設計自動化和集成电路版图 · 查看更多 »
集成电路设计
集成电路设计（Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。.
新！!: 電子設計自動化和集成电路设计 · 查看更多 »
逻辑仿真
逻辑仿真（logic simulation），或称逻辑模拟，是对硬件描述语言所定义数字电路行为的预测与检验，通常可以利用计算机仿真实现。逻辑仿真可以在具有不同物理抽象层次（级别）下进行，例如晶体管级、逻辑门级、寄存器传输级和行为级。其基本原理是使用计算机软件模拟一个激励信号，然后观察所设计电路的响应行为。.
新！!: 電子設計自動化和逻辑仿真 · 查看更多 »
逻辑综合
在集成电路设计中，邏輯合成（logic synthesis）是所设计数字电路的高抽象级描述，经过布尔函数化简、优化后，转换到的逻辑门级别的电路连线网表的过程。.
新！!: 電子設計自動化和逻辑综合 · 查看更多 »
Gateway设计自动化
Gateway设计自动化（Gateway Design Automation）公司，最初名为自动化集成设计系统（Automated Integrated Design Systems）公司，是一个致力于电子设计自动化的企业，该公司于1985年改为现名。最初，公司由Prabhu Goel博士持有，他是PODEM测试生成算法的发明者。 Verilog硬件描述语言则由菲尔·莫比（Phil Moorby）设计，他后来成为了Verilog-XL的首席设计师，并成为了Cadence Design Systems的首批合伙人。凭借着Verilog-XL的成功，Gateway设计自动化迅猛发展，后来它于1989年被位于加利福尼亚州圣迭戈的Cadence公司收购。.
新！!: 電子設計自動化和Gateway设计自动化 · 查看更多 »
SystemVerilog
在现代的集成电路（尤其是超大规模集成电路）的设计和验证流程中，SystemVerilog是一种由Verilog发展而来的硬件描述、硬件验证统一语言，前一部分基本上是2005年版Verilog的扩展，而后一部分功能验证特性则是一门面向对象程序设计语言。面向对象特性很好地弥补了传统Verilog在芯片验证领域的缺陷，改善了代码可重用性，同时可以让验证工程师在比寄存器传输级更高的抽象级别，以事务而非单个信号作为监测对象，这些都大大提高了验证平台搭建的效率。 SystemVerilog已经被采纳为电气电子工程师学会1800-2009标准，并获得了主流电子设计自动化工具供应商的支持。虽然没有哪一个仿真系统能够声称自己完全支持SystemVerilog语言参考手册（Language Reference Manual, LRM）里介绍的所有语言结构，要改善测试平台的互操作性相当困难，但是推进跨平台兼容性的研究开发工作已经在进行。若干种验证方法学相继出现，以预定义类的形式对测试平台模块进行标准化，如今最新的基于SystemVerilog的验证方法学为通用验证方法学。这一方法学主要包括开放源代码的类库以及支持可重用测试平台、开发验证IP核的预置格式。许多第三方提供商则开始推出基于SystemVerilog的验证IP核。.
新！!: 電子設計自動化和SystemVerilog · 查看更多 »
Verilog
Verilog是一种用于描述、设计电子系统（特别是数字电路）的硬件描述语言，主要用於在集成电路设计，特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会（IEEE）的1364号标准。 Verilog能够在多种抽象级别對数字逻辑系统进行描述：既可以在晶体管级、逻辑门级进行描述，也可以在寄存器传输级对电路信号在寄存器之间的传输情况进行描述。除了对电路的逻辑功能进行描述，Verilog代码还能够被用于逻辑仿真、逻辑综合，其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表，从而方便在现场可编程逻辑门阵列上实现硬件电路，或者让硬件厂商制造具体的专用集成电路。设计人员还可以利用Verilog的扩展部分Verilog-AMS进行模拟电路和混合信号集成电路的设计。.
新！!: 電子設計自動化和Verilog · 查看更多 »
VHDL
VHDL，全称超高速集成电路硬件描述语言（VHSIC very high-speed hardware description language），在基于複雜可程式邏輯裝置、现场可编程逻辑门阵列和特殊應用積體電路的数字系统设计中有着广泛的应用。 VHDL语言诞生于1983年，1987年被美国国防部和IEEE确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987后，各大EDA公司都先后推出了自己支援VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE 1076-1993和IEEE 1076-2000版本。.
新！!: 電子設計自動化和VHDL · 查看更多 »
模拟电路
模拟电路（analogue electronics，美式：analog electronics）是涉及连续函数形式模拟信号的电子电路，与之相对的是数字电路，后者通常只关注0和1两个逻辑电平。“模拟”二字主要指电压（或电流）对于真实信号成比例的再现，它最初来源于希腊语词汇ανάλογος，意思是“成比例的”。.
新！!: 電子設計自動化和模拟电路 · 查看更多 »
