之间IP核和集成电路设计相似
IP核和集成电路设计有(在联盟百科)12共同点: 功能验证,寄存器传输级,布局 (集成电路),布线 (集成电路),现场可编程逻辑门阵列,硬件描述语言,网表,特殊應用積體電路,静态时序分析,邏輯閘,集成电路,逻辑综合。
功能验证
功能验证(functional verification),是电子设计自动化中验证数字电路是否与预定规范功能相符的一个验证过程,通常所说的功能验证、功能仿真是指不考虑实际器件的延迟时间,只考虑逻辑功能的一个流程。功能验证的目标是达到尽可能高的测试覆盖率,被测试的内容要尽可能覆盖所有的语句、逻辑分支、条件、路径、触发、状态机的状态等,同时在某些阶段还必须包括对时序的检查。在较小型的电路设计中,设计人员可以利用硬件描述语言来建立测试平台(通常这是一个顶级模块),通过指定测试向量来检验被测模块在各种输入情况下,检验对应的输出是符合要求。但是,在更大型集成电路设计项目中,该过程会耗费设计人员较大的时间和精力。许多项目都采用计算机辅助工程工具来协助验证人员创建随机测试激励向量。其中,硬件验证语言在建立随机测试和功能覆盖方面具有显著的优势,它们通常提供了专门用来进行功能覆盖和产生可约束随机测试激励向量的数据结构。除了上面讲述的这种通过输入测试向量的方式,功能验证还可以通过形式等效性检查(形式验证)、断言等方式来进行,达到更高的功能覆盖率。.
IP核和功能验证 · 功能验证和集成电路设计 ·
寄存器传输级
在数位电路设计中,寄存器传输级(register-transfer level, RTL)是一种对同步数位电路的抽象模型,这种模型是根据数字信号在硬件寄存器、存储器、组合逻辑装置和总线等逻辑单元之间的流动,以及其逻辑代数运作方式来确定的。 寄存器传输级抽象模型在诸如Verilog和VHDL的硬件描述语言中被用于创建对实际电路的高层次描述,而低层次描述甚至实际电路可以通过高层次描述导出。在现代的数位设计中,寄存器传输级上的设计是最典型的工作流程。逻辑合成工具可以根据寄存器传输级的描述构建更低级别的电路描述。.
布局 (集成电路)
布局(placement)是电子设计自动化中的一个重要步骤,在這過程中會把電路元件安置在指定面積的晶片上進行物理设计的流程。如果电路的布局存在設計不良,那么集成电路芯片的性能将会受到影響甚至部份失靈或嚴重的產生故障,而且会因为納米級別的微電路連線設計得不到優化(对连线的配置称为布线),導致晶片的制造效率降低甚至增加了不良品的比率。因此,电路的布局人员必须考虑到对多个参数的优化,以使电路成品能够符合预定的性能要求。.
IP核和布局 (集成电路) · 布局 (集成电路)和集成电路设计 ·
布线 (集成电路)
在电子设计自动化中,布线(routing),是印刷电路板设计和集成电路设计中的一个步骤。在设计流程里,布线通常在布局完成之后进行,布局已经将各种电路组件安置在芯片上,布线则进行这些组件之间的互连线配置。布线的原则是保证不同组件之间的连接畅通,同时符合一定的设计规则检查。.
IP核和布线 (集成电路) · 布线 (集成电路)和集成电路设计 ·
现场可编程逻辑门阵列
場可编程逻辑閘阵列(Field Programmable Gate Array,縮寫為FPGA),它是在PAL、GAL、CPLD等可程式邏輯裝置的基础上进一步发展的产物。它是作为特殊應用積體電路领域中的一种半定制电路而出现的,既解决了全定制电路的不足,又克服了原有可编程逻辑器件门电路数有限的缺点。.
IP核和现场可编程逻辑门阵列 · 现场可编程逻辑门阵列和集成电路设计 ·
硬件描述语言
在电子学中,硬件描述语言(hardware description language, HDL)是用来描述电子电路(特别是数字电路)功能、行为的语言,可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。随着自动化逻辑综合工具的发展,硬件描述语言可以被这些工具识别,并自动转换到逻辑门级网表,使得硬件描述语言可以被用来进行电路系统设计,并能通过逻辑仿真的形式验证电路功能。设计完成后,可以使用逻辑综合工具生成低抽象级别(门级)的网表(即连线表)。 硬件描述语言在很多地方可能和传统的软件编程语言类似,但是最大的区别是,前者能够对于硬件电路的时序特性进行描述。硬件描述语言是构成电子设计自动化体系的重要部分。小到简单的触发器,大到复杂的超大规模集成电路(如微处理器),都可以利用硬件描述语言来描述。常见的硬件描述语言包括Verilog、VHDL等。.
网表
在电子设计自动化中,网表(netlist),或称连线表,是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观,因此称之为“网表”。 网表通常传递了电路连接方面的信息,例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息,通常会使用硬件描述语言,例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次(如寄存器传输级)的硬件描述可以通过逻辑综合转换为低抽象层次(逻辑门级)的电路连线网表,这一步骤目前可以使用自动化工具完成,这也大大降低了设计人员处理超大规模集成电路的繁琐程度。硬件厂商利用上述网表,可以制造具体的专用集成电路或其他电路。一些相对较小的电路也可以在现场可编程逻辑门阵列上实现。 根据不同的分类,网表可以是物理或逻辑的,也可以是基于实例或基于线网的,抑或是平面的或多层次的,等等。 N.
特殊應用積體電路
特殊應用積體電路(Application-specific integrated circuit,縮寫:ASIC),是指依產品需求不同而客製化的特殊規格集成電路;相反地,非客製化的是應用特定標準產品(Application-specific standard product)集成電路。 特殊應用積體電路是由特定使用者要求和特定電子系統的需要而設計、製造。由于单个专用集成电路芯片的生产成本很高,如果出货量较小,则采用特殊應用積體電路在经济上不太实惠。这种情况可以使用可编程逻辑器件(如現場可程式邏輯門陣列)来作为目标硬件实现集成电路设计。此外,可编程逻辑器件具有用户可编程特性,因此适合于大规模芯片量产之前的原型机,来进行调试等工作。但是可编程逻辑器件在面积、速度方面的优化程度不如全定制的集成电路。 一般特殊應用積體電路的ROM和RAM都在出厂前经过掩膜(MASK),如常用的红外线遥控器发射芯片就是这种芯片。 特殊應用積體電路的特点是面向特定用户的需求,品种多、批量少,要求设计和生产周期短,它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物,与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。.
IP核和特殊應用積體電路 · 特殊應用積體電路和集成电路设计 ·
静态时序分析
静态时序分析(Static Timing Analysis, STA),或称静态时序验证,是电子工程中,对数字电路的时序进行计算、预计的工作流程,该流程不需要通过输入激励的方式进行仿真。 传统上,人们常常将工作时钟频率作为高性能的集成电路的特性之一。为了测试电路在指定速率下运行的能力,人们需要在设计过程中测量电路在不同工作阶段的延迟。此外,在不同的设计阶段(例如逻辑综合、布局、布线以及一些后续阶段)需要对时间优化程序内部进行延迟计算(Delay calculation)。尽管可以通过严格的SPICE电路仿真来进行此类时间测量,但是这种方法在实用中耗费大量时间。静态时序分析在电路时序快速、准确的测量中扮演了重要角色。静态时序分析能够更快速地完成任务,是因为它使用了简化的模型,而且它有限地考虑了信号之间的逻辑互动。静态时序分析在最近几十年中,成为了相关设计领域中的主要技术方法。 静态时序分析的最早描述之一是基于1966年的計畫評核術。它的一些更现代的版本和算法则出现于1980年代前期。.
邏輯閘
逻辑门是在集成電路上的基本組件。简单的邏輯閘可由晶体管组成。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0,从而实现邏輯运算。常见的逻辑门包括“與”閘,“或”閘,“非”閘,“異或”閘(也稱:互斥或)等等。 逻辑门是組成數字系統的基本結構,通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品,例如可程式邏輯裝置等。.
IP核和邏輯閘 · 邏輯閘和集成电路设计 ·
集成电路
集成电路(integrated circuit,縮寫:IC;integrierter Schaltkreis)、或称微电路(microcircuit)、微芯片(microchip)、晶--片/芯--片(chip)在电子学中是一种把电路(主要包括半導體裝置,也包括被动元件等)小型化的方式,並時常制造在半导体晶圓表面上。 前述將電路製造在半导体晶片表面上的積體電路又稱薄膜(thin-film)積體電路。另有一種(thick-film)(hybrid integrated circuit)是由独立半导体设备和被动元件,集成到基板或线路板所构成的小型化电路。 本文是关于单片(monolithic)集成电路,即薄膜積體電路。 從1949年到1957年,維爾納·雅各比(Werner Jacobi)、杰弗里·杜默 (Jeffrey Dummer)、西德尼·達林頓(Sidney Darlington)、樽井康夫(Yasuo Tarui)都開發了原型,但現代積體電路是由傑克·基爾比在1958年發明的。其因此榮獲2000年諾貝爾物理獎,但同時間也發展出近代實用的積體電路的罗伯特·诺伊斯,卻早於1990年就過世。.
IP核和集成电路 · 集成电路和集成电路设计 ·
逻辑综合
在集成电路设计中,邏輯合成(logic synthesis)是所设计数字电路的高抽象级描述,经过布尔函数化简、优化后,转换到的逻辑门级别的电路连线网表的过程。.
IP核和逻辑综合 · 逻辑综合和集成电路设计 ·
上面的列表回答下列问题
- 什么IP核和集成电路设计的共同点。
- 什么是IP核和集成电路设计之间的相似性
IP核和集成电路设计之间的比较
IP核有16个关系,而集成电路设计有121个。由于它们的共同之处12,杰卡德指数为8.76% = 12 / (16 + 121)。
参考
本文介绍IP核和集成电路设计之间的关系。要访问该信息提取每篇文章,请访问: