我们正在努力恢复Google Play商店上的Unionpedia应用程序
传出传入
🌟我们简化了设计以优化导航！
Instagram Facebook X LinkedIn

现场可编程逻辑门阵列

指数 现场可编程逻辑门阵列

場可编程逻辑閘阵列（Field Programmable Gate Array，縮寫為FPGA），它是在PAL、GAL、CPLD等可程式邏輯裝置的基础上进一步发展的产物。它是作为特殊應用積體電路领域中的一种半定制电路而出现的，既解决了全定制电路的不足，又克服了原有可编程逻辑器件门电路数有限的缺点。.

目录

  1. 29 关系: Altera，反相器，可程式邏輯裝置，可程式陣列邏輯，与门，布局 (集成电路)，布线 (集成电路)，异或门，保險絲，全定制，CMOS，特殊應用積體電路，EEPROM，EPROM，静态随机存取存储器，複雜可程式邏輯裝置，触发器，赛灵思，闪存，邏輯閘，集成电路设计，通用阵列逻辑，逻辑综合，PROM，Verilog，VHDL，或门，时序逻辑电路，数字电路。

  2. OpenCL计算设备
  3. 半导体元件
  4. 硬體加速
  5. 集成電路

Altera

Altera公司（），中文名：阿爾特拉。是位于美国矽谷的一家可程式邏輯裝置 Zacks Equity Research, NASDAQ.

查看 现场可编程逻辑门阵列和Altera

反相器

反相器（Inverter）也称非门（NOT gate），是数字逻辑中实现逻辑非的逻辑门，功能见右侧真值表。 这种功能代表了数字电路中理想开关表现的假定，但是在实际的反相器设计中，元--件有其需要特别关注的电气特性。实际上，CMOS反相器的非理想过渡区表现使其能在模拟电路中用作A类功率放大器（如作为运算放大器的输出级Intersil数据表：和）。.

查看 现场可编程逻辑门阵列和反相器

可程式邏輯裝置

可编程逻辑器件（Programmable Logic Device，縮寫為PLD）是一種電子零件、電子組件，簡而言之也是一種集成电路、芯片。PLD晶片屬於数字型態的電路晶片，而非模拟或混訊（同時具有數位電路與類比電路）晶片。 PLD與一般數位晶片不同的是：PLD內部的數位電路可以在出廠後才規劃決定，有些類型的PLD也允許在規劃決定後再次進行變更、改變，而一般數位晶片在出廠前就已經決定其內部電路，無法在出廠後再次改變，事實上与一般的類比晶片、混訊晶片一樣，在出廠後就無法再對其內部電路進行調修。.

查看 现场可编程逻辑门阵列和可程式邏輯裝置

可程式陣列邏輯

可程式化陣列邏輯（Programmable Array Logic, PAL），是一種以CMOS的設計技術設計的可程式邏輯裝置（PLD）。.

查看 现场可编程逻辑门阵列和可程式陣列邏輯

与门

与门（AND gate）是数字逻辑中实现逻辑与的逻辑门，功能见右侧真值表。仅当输入均为高電壓（1）时，输出才为高電壓（1）时；若输入中至多有一个高電壓时，则输出为低電壓。换句话说，与门的功能是得到两个二进制数的最小值，而或门的功能是得到两个二进制数的最大值。.

查看 现场可编程逻辑门阵列和与门

布局 (集成电路)

布局（placement）是电子设计自动化中的一个重要步骤，在這過程中會把電路元件安置在指定面積的晶片上進行物理设计的流程。如果电路的布局存在設計不良，那么集成电路芯片的性能将会受到影響甚至部份失靈或嚴重的產生故障，而且会因为納米級別的微電路連線設計得不到優化（对连线的配置称为布线），導致晶片的制造效率降低甚至增加了不良品的比率。因此，电路的布局人员必须考虑到对多个参数的优化，以使电路成品能够符合预定的性能要求。.

查看 现场可编程逻辑门阵列和布局 (集成电路)

布线 (集成电路)

在电子设计自动化中，布线（routing），是印刷电路板设计和集成电路设计中的一个步骤。在设计流程里，布线通常在布局完成之后进行，布局已经将各种电路组件安置在芯片上，布线则进行这些组件之间的互连线配置。布线的原则是保证不同组件之间的连接畅通，同时符合一定的设计规则检查。.

查看 现场可编程逻辑门阵列和布线 (集成电路)

异或门

异或门（Exclusive-OR gate，簡稱XOR gate，又稱EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门，功能见右侧真值表。若两个输入的电平相异，则输出为高电平（1）；若两个输入的电平相同，则输出为低电平（0）。 这一函数能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。半加器是由异或门和与门组成的。.

查看 现场可编程逻辑门阵列和异或门

保險絲

保險絲，又稱熔断器、熔絲，是一種連接在電路上用以保護電路的一次性元件，通常采用低熔点的铅锡合金、锌、铜、银的丝状或片状材料制成。當電路上電流過大時，使其中的金屬線或片產生高溫而熔斷，導致開路而中斷電流，以保護電路免於受到傷害。旧保险丝熔断后需要人工更换新的保险丝以使电路恢复运行。.

查看 现场可编程逻辑门阵列和保險絲

全定制

全定制（Full-custom）设计途径是集成电路设计的一种途径，这种途径需要设计人员完成所有晶体管和互连线的详细版图，而不像另一种设计途径——半定制（semi-custom）设计方法，不是以晶体管为基础开始设计，而是通过使用已经设计好的子电路来完成整个电路的设计。实际上，半定制设计途径所使用的标准元件本身也是通过全定制设计方法完成的，而一系列这类标准元件（通常称之为“标准单元库”、“工艺库”）的设计会花费很长时间。 全定制设计由于设计的精度很高，因此可以最大程度优化芯片的性能，而不会浪费太多芯片资源。但是，这种设计方法通常比半定制设计耗费更多的人力和时间成本。因此，只有那些需要大批量投产的集成电路产品（如微处理器等）才会使用全定制的方法，因为使用全定制的方法对于单个芯片来说很不经济。 集成电路的设计、制造所需的成本是一个需要考虑的因素。制造用于光刻（将抽象的集成电路版图转化为实际硬件电路的过程之一）的光罩相当昂贵，而相关电子设计自动化软件的授权也将花费客观的资金。.

查看 现场可编程逻辑门阵列和全定制

CMOS

#重定向 互補式金屬氧化物半導體.

查看 现场可编程逻辑门阵列和CMOS

特殊應用積體電路

特殊應用積體電路（Application-specific integrated circuit，縮寫：ASIC），是指依產品需求不同而客製化的特殊規格集成電路；相反地，非客製化的是應用特定標準產品（Application-specific standard product）集成電路。 特殊應用積體電路是由特定使用者要求和特定電子系統的需要而設計、製造。由于单个专用集成电路芯片的生产成本很高，如果出货量较小，则采用特殊應用積體電路在经济上不太实惠。这种情况可以使用可编程逻辑器件（如現場可程式邏輯門陣列）来作为目标硬件实现集成电路设计。此外，可编程逻辑器件具有用户可编程特性，因此适合于大规模芯片量产之前的原型机，来进行调试等工作。但是可编程逻辑器件在面积、速度方面的优化程度不如全定制的集成电路。 一般特殊應用積體電路的ROM和RAM都在出厂前经过掩膜（MASK），如常用的红外线遥控器发射芯片就是这种芯片。 特殊應用積體電路的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。.

查看 现场可编程逻辑门阵列和特殊應用積體電路

EEPROM

#重定向 電子抹除式可複寫唯讀記憶體.

查看 现场可编程逻辑门阵列和EEPROM

EPROM

#重定向 可擦除可規劃式唯讀記憶體.

查看 现场可编程逻辑门阵列和EPROM

静态随机存取存储器

態隨機存取存储器（Static Random-Access Memory，SRAM）是隨機存取存储器的一種。所謂的「靜態」，是指這種存储器只要保持通電，裡面儲存的--就可以恆常保持。相對之下，動態隨機存取記憶體（DRAM）裡面所儲存的数据就需要週期性地更新。然而，當電力供應停止時，SRAM儲存的数据還是會消失（被称为volatile memory），這與在斷電後還能儲存資料的ROM或快閃記憶體是不同的。.

查看 现场可编程逻辑门阵列和静态随机存取存储器

複雜可程式邏輯裝置

複雜可程式邏輯裝置（Complex Programmable Logic Device, CPLD），CPLD適合用來實現各種運算和組合邏輯（combinational logic）。一顆CPLD內等於包含了數顆的PAL（可程式陣列邏輯），各PAL（邏輯區塊）間的互接連線也可以進行程式性的規劃、燒錄，CPLD運用這種多合一（All-In-One）的整合作法，使其一顆就能實現數千個邏輯閘，甚至數十萬個邏輯閘才能構成的電路。 C fr:Circuit logique programmable#CPLD.

查看 现场可编程逻辑门阵列和複雜可程式邏輯裝置

触发器

触发器（Flip-flop, FF），中國大陆譯作「--」、臺灣及香港譯作「--」，是一种具有两种稳态的用于储存的元件，可記錄二进制数字信号「1」和「0」。触发器是一种雙穩態多諧振盪器（bistable multivibrator）。该电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。 触发器的線路圖由逻辑门組合而成，其結構均由SR锁存器衍生而來（广义的触发器包括锁存器）。触发器可以处理輸入、輸出信號和時脈之间的相互影响。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲）。.

查看 现场可编程逻辑门阵列和触发器

赛灵思

赛灵思（Xilinx，，）是一家位于美国的可编程逻辑器件生产商。该公司发明了现场可编程逻辑门阵列，并由此成名。赛灵思还是第一个無廠半導體公司（Fabless）。赛灵思是FPGA、可编程SoC及ACAP的发明者， 其高度灵活的可编程芯片由一系列先进的软件和工具提供支持，可推动跨行业和多种技术的快速创新 - 从消费电子类到汽车类再到云端。赛灵思为业界提供了最灵活的处理器技术，通过灵活应变的智能计算实现着行业的快速创新。 Jonathan Cassell, iSuppli.

查看 现场可编程逻辑门阵列和赛灵思

闪存

快闪--（flash memory），是一种--的形式，允许在操作中被多次擦或写的--。這種科技主要用於一般性資料儲存，以及在電腦與其他數位產品間交換傳輸資料，如記憶卡與隨身碟。快閃記憶體是一種特殊的、以大區塊抹寫的EEPROM。早期的快閃記憶體進行一次抹除，就會清除掉整顆晶片上的資料。 快閃記憶體的成本遠較可以位元組為單位寫入的EEPROM來的低，也因此成為非揮發性固態儲存最重要也最廣為採納的技術。像是PDA、手提電腦、數位隨身聽、數位相機與手機上均可見到快閃記憶體。此外，快閃記憶體在遊戲主機上的採用也日漸增加，藉以取代儲存遊戲資料用的EEPROM或帶有電池的SRAM。 快閃記憶體是非揮發性的記憶體。這表示單就保存資料而言，它是不需要消耗電力的。與硬碟相比，快閃記憶體也有更佳的動態抗震性。這些特性正是快閃記憶體被行動裝置廣泛採用的原因。快閃記憶體還有一項特性：當它被製成記憶卡時非常可靠──即使浸在水中也足以抵抗高壓與極端的溫度。闪存的写入速度往往明显慢于读取速度。 雖然快閃記憶體在技術上屬於EEPROM，但是“EEPROM”這個字眼通常特指非快閃式、以小區塊為清除單位的EEPROM。它們典型的清除單位是位元組。因為老式的EEPROM抹除循環相當緩慢，相較之下快閃記體較大的抹除區塊在寫入大量資料時帶給其顯著的速度優勢。 快閃記憶體又分為NOR與NAND兩型，闪存最常见的封装方式是TSOP48和BGA，在逻辑接口上的标准则由于厂商阵营而区分为两种：ONFI和Toggle。手机上的闪存常常以eMMC的方式存在。.

查看 现场可编程逻辑门阵列和闪存

邏輯閘

逻辑门是在集成電路上的基本組件。简单的邏輯閘可由晶体管组成。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现邏輯运算。常见的逻辑门包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。 逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。.

查看 现场可编程逻辑门阵列和邏輯閘

集成电路设计

集成电路设计（Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。.

查看 现场可编程逻辑门阵列和集成电路设计

通用阵列逻辑

通用阵列逻辑（Generic Array Logic, GAL）是Lattice半導體公司於1980年代中期，以可程式邏輯陣列（PAL）為基礎所強化修改成的一種可程式邏輯裝置（PLD）。 就外型封裝型態上與接腳數目上，GAL與可程式邏輯陣列並沒有太大的差別，甚至在晶片的編號規則上都有相同的命名脈絡與規則可循，如16V8、22V10等，真正的差別在於晶片內部的表現特性，在程式燒錄的特性上，GAL不像傳統可程式邏輯陣列只能燒錄一次（One-Time Programmable，OTP），而是能多次燒錄、多次清除晶片內的（數位邏輯）程式。 除此之外，GAL在邏輯訊號的輸出接腳上進行強化，追加了輸出邏輯巨集格（Output Logic Macro Cell，OLMC）的設計，即是為原本單純的组合逻辑解碼、輸出，在輸出前加上簡易的时序逻辑控制，讓輸出結果可以被閂鎖持留（Latch，多使用D型正反器），或強制設定（Set，邏輯1）、強制清除（Clear，邏輯0）、或由外部的致能、啟動（EN＝Enable）接腳來控制、或由外部時脈信號（CLK＝Clock）輸入來控制等。其他也包括：自行決定解碼輸出的預設輸出邏輯準位（Hi或Lo）、採行互補的輸出邏輯、互斥或的輸出邏輯、同步輸出或非同步輸出。 GAL雖為Lattice半導體公司所自創自推，但整體特性仍與PAL無太大差別，原有PAL所用的燒錄程式檔（合乎JEDEC所規範的標準格式）也可輕易轉換成GAL所用的燒錄程式檔，此外之後也有更進一步強化的ispGAL，isp即in-system programmability的意思，ispGAL可以在已經焊接的應用電路上後，不需解焊拔除，而直接以外接探針（probe）的臨時連接，或原有的應用電路設計時就有將再次燒錄的電路加以考慮，進行再次的程式清除、燒錄等修改更新，不過這必須是在原應用電路停止運作下才能行使，而今日較複雜的CPLD、FPGA已經能一邊運作一邊進行內部邏輯程式的更新。.

查看 现场可编程逻辑门阵列和通用阵列逻辑

逻辑综合

在集成电路设计中，邏輯合成（logic synthesis）是所设计数字电路的高抽象级描述，经过布尔函数化简、优化后，转换到的逻辑门级别的电路连线网表的过程。.

查看 现场可编程逻辑门阵列和逻辑综合

PROM

可编程只读存储器（Programmable read-only memory），縮寫為PROM或FPROM，是一種電腦存儲記憶晶片，每個位元都由熔絲或反熔絲的狀態決定資料內容。這種記憶體用作永久存放程式之用。常用於電子遊戲機、電子詞典等預存固定資料或程式的各式電子產品之上。PROM與狹義的ROM（Mask ROM）的差別在於前者可在IC製造完成後才依需要寫入資料，後者的資料需在製造IC時一併製作在裡面。.

查看 现场可编程逻辑门阵列和PROM

Verilog

Verilog是一种用于描述、设计电子系统（特别是数字电路）的硬件描述语言，主要用於在集成电路设计，特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会（IEEE）的1364号标准。 Verilog能够在多种抽象级别對数字逻辑系统进行描述：既可以在晶体管级、逻辑门级进行描述，也可以在寄存器传输级对电路信号在寄存器之间的传输情况进行描述。除了对电路的逻辑功能进行描述，Verilog代码还能够被用于逻辑仿真、逻辑综合，其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表，从而方便在现场可编程逻辑门阵列上实现硬件电路，或者让硬件厂商制造具体的专用集成电路。设计人员还可以利用Verilog的扩展部分Verilog-AMS进行模拟电路和混合信号集成电路的设计。.

查看 现场可编程逻辑门阵列和Verilog

VHDL

VHDL，全称超高速集成电路硬件描述语言（VHSIC very high-speed hardware description language），在基于複雜可程式邏輯裝置、现场可编程逻辑门阵列和特殊應用積體電路的数字系统设计中有着广泛的应用。 VHDL语言诞生于1983年，1987年被美国国防部和IEEE确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987后，各大EDA公司都先后推出了自己支援VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE 1076-1993和IEEE 1076-2000版本。.

查看 现场可编程逻辑门阵列和VHDL

或门

或门（OR gate）是数字逻辑中实现逻辑或的逻辑门，功能见右侧真值表。只要两个输入中至少有一个为高电平（1），则输出为高电平（1）；若两个输入均为低电平（0），输出才为低电平（0）。换句话说，或门的功能是得到两个二进制数的最大值，而与门的功能是得到两个二进制数的最小值。.

查看 现场可编程逻辑门阵列和或门

时序逻辑电路

在数字电路理論中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。這跟組合邏輯電路相反，組合邏輯的輸出只會跟目前的輸入成一種函數關係。換句話說，时序邏輯擁有儲存元件（記憶體）来存储信息，而組合邏輯則没有。 從时序邏輯電路中，可以建出兩種形式的有限狀態機：.

查看 现场可编程逻辑门阵列和时序逻辑电路

数字电路

数字电路或数字集成电路是由许多的逻辑门组成的复杂电路。与模拟电路相比，它主要进行数字信号的处理（即信号以0与1两个状态表示），因此抗干扰能力较强。数字集成电路有各种门电路、触发器以及由它们构成的各种组合逻辑电路和时序逻辑电路。一个数字系统一般由控制部件和运算部件组成，在时脈的驱动下，控制部件控制运算部件完成所要执行的动作。通过類比數位轉換器、數位類比轉換器，数字电路可以和模拟电路互相连接。.

查看 现场可编程逻辑门阵列和数字电路

另见

OpenCL计算设备

半导体元件

硬體加速

集成電路