之间异或门和现场可编程逻辑门阵列相似
异或门和现场可编程逻辑门阵列有（在联盟百科）6共同点: 反相器，与门，CMOS，邏輯閘，Verilog，或门。
反相器
反相器（Inverter）也称非门（NOT gate），是数字逻辑中实现逻辑非的逻辑门，功能见右侧真值表。 这种功能代表了数字电路中理想开关表现的假定，但是在实际的反相器设计中，元--件有其需要特别关注的电气特性。实际上，CMOS反相器的非理想过渡区表现使其能在模拟电路中用作A类功率放大器（如作为运算放大器的输出级Intersil数据表：和）。.
与门
与门（AND gate）是数字逻辑中实现逻辑与的逻辑门，功能见右侧真值表。仅当输入均为高電壓（1）时，输出才为高電壓（1）时；若输入中至多有一个高電壓时，则输出为低電壓。换句话说，与门的功能是得到两个二进制数的最小值，而或门的功能是得到两个二进制数的最大值。.
与门和异或门 · 与门和现场可编程逻辑门阵列 ·
CMOS
#重定向 互補式金屬氧化物半導體.
邏輯閘
逻辑门是在集成電路上的基本組件。简单的邏輯閘可由晶体管组成。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现邏輯运算。常见的逻辑门包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。 逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。.
Verilog
Verilog是一种用于描述、设计电子系统（特别是数字电路）的硬件描述语言，主要用於在集成电路设计，特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会（IEEE）的1364号标准。 Verilog能够在多种抽象级别對数字逻辑系统进行描述：既可以在晶体管级、逻辑门级进行描述，也可以在寄存器传输级对电路信号在寄存器之间的传输情况进行描述。除了对电路的逻辑功能进行描述，Verilog代码还能够被用于逻辑仿真、逻辑综合，其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表，从而方便在现场可编程逻辑门阵列上实现硬件电路，或者让硬件厂商制造具体的专用集成电路。设计人员还可以利用Verilog的扩展部分Verilog-AMS进行模拟电路和混合信号集成电路的设计。.
Verilog和异或门 · Verilog和现场可编程逻辑门阵列 ·
或门
或门（OR gate）是数字逻辑中实现逻辑或的逻辑门，功能见右侧真值表。只要两个输入中至少有一个为高电平（1），则输出为高电平（1）；若两个输入均为低电平（0），输出才为低电平（0）。换句话说，或门的功能是得到两个二进制数的最大值，而与门的功能是得到两个二进制数的最小值。.
异或门和或门 · 或门和现场可编程逻辑门阵列 ·
上面的列表回答下列问题
- 什么异或门和现场可编程逻辑门阵列的共同点。
- 什么是异或门和现场可编程逻辑门阵列之间的相似性
异或门和现场可编程逻辑门阵列之间的比较
异或门有33个关系，而现场可编程逻辑门阵列有29个。由于它们的共同之处6，杰卡德指数为9.68% = 6 / (33 + 29)。
参考
本文介绍异或门和现场可编程逻辑门阵列之间的关系。要访问该信息提取每篇文章，请访问：