比浏览器更快的访问！
19 关系: 培生教育，反相器，反馈，与非门，信号边缘，空翻现象，管道，真值表，複振器，邏輯閘，锁存器，雜訊，正回饋，死锁，激發表，或非门，时序逻辑电路，数字系统，数量级 (时间)。
培生教育
培生教育出版集团（Pearson Education）是教育类出版物出版社，旗下品牌有艾迪生韋斯利、BBC Active、Bug Club、eCollege、Fronter、朗文出版社、MyEnglishLab、Penguin Readers、普林帝斯霍爾、Poptropica和Financial Times Press。 培生北美公司总部位于纽约市哈德逊大街330号。 它之前位于新泽西州的Upper Saddle River。.
反相器
反相器（Inverter）也称非门（NOT gate），是数字逻辑中实现逻辑非的逻辑门，功能见右侧真值表。 这种功能代表了数字电路中理想开关表现的假定，但是在实际的反相器设计中，元--件有其需要特别关注的电气特性。实际上，CMOS反相器的非理想过渡区表现使其能在模拟电路中用作A类功率放大器（如作为运算放大器的输出级Intersil数据表：和）。.
反馈
反饋（，又稱回--授），--，是控制论的基本概念，指将系统的输出返回到输入端并以某种方式改变输入，它们之间存在因果关系的回路，进而影响系统功能的过程。 在这种情况下，我们可以说系统“反馈到它自身”。在讨论反馈系统时，因果关系的概念应当特别仔细对待： “对于反馈系统，很难作出简单的推理归因，因为当系统A影响到系统B，系统B又影响到系统A，形成了循环。这使得基于因果关系的分析特别艰难，需要将系统作为一个整体来看待。” 反馈可分为负反馈和正回饋。前者使输出起到与输入相反的作用，使系统输出与系统目标的误差减小，系统趋于稳定；后者使输出起到与输入相似的作用，使系统偏差不断增大，使系统振荡，可以放大控制作用。对负反馈的研究是控制论的核心问题。.
与非门
与非门（NAND gate）是数字逻辑中实现逻辑与非的逻辑门，功能见左侧真值表。若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门是一种通用的逻辑门，因为任何布尔函数都能用与非门实现。 使用特定逻辑电路的数字系统利用了与非门的函数完备性（功能完备性）。复杂的逻辑表达式常以其他逻辑函数表示，如与、或、非，而将表达式改写为用逻辑与非表示的式子可以节约成本，因为使用与非门实现电路能使电路结构更为紧凑。 与非门并不仅限於2输入，可以是多输入，这时当输入全为高电平时，输出为低电平；若有任意一个输入为低电平，则输出为高电平。这些门电路不再是简单的二进制运算器，而是可作为n元运算器使用的门电路。代数中，这些门电路可以用函数NAND(a, b,..., n)表示，等价於NOT(a AND b AND... AND n)。.
信号边缘
在电子学中，信号边缘（signal edge），或称信号边沿，是数字信号在两种逻辑电平（0或1）之间状态的转变。由于数字信号电平由方波来表示，因此这种状态的变化被称为“边缘”。 信号的一个上升沿（rising edge）是数字信号从低电平向高电平的转变。当接入的定時器訊號由低电平向高电平转变时，触发器电路被触发，而当接入的定時器訊號从高电平向低电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发器电路为上升沿触发的（rising edge-triggered）。 与上升沿对应的概念为下降沿（falling edge），它是指数字信号从高电平向低电平的转变。当接入的定時器訊號由高电平向低电平转变时，触发器电路被触发，而当接入的定時器訊號从低电平向高电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发电路为下降沿触发的（falling edge-triggered）。 信号边缘可以被用来触发时序控制，在时间脉冲上升沿或下降沿触发的T触发器就是一个典型的例子，这类触发器并不是通常的电平敏感，而是信号边缘敏感。此外，在硬件描述语言中，使用Verilog自定义原语（user defined primitives）时，上升沿、下降沿分别以(01)、(10)表示，也可以用缩写字母r、f表示。.
空翻现象
空翻现象，又称为竞态现象，是数字电路中的一个术语，指在同一个时钟脉冲信号作用区间内，由于时钟脉冲的宽度过大，触发器出现在“0”“1”两逻辑信号中多次翻转的现象。它限制了同步RS触发器在实际工作中的正常应用。 分类:电子技术 Category:数字电路.
管道
管道可以指：.
真值表
真值表是使用於邏輯中（特別是在連結邏輯代數、布爾函數和命題邏輯上）的一類數學用表，用來計算邏輯表示式在每種論證（即每種邏輯變數取值的組合）上的值。尤其是，真值表可以用來判斷一個命題表示式是否對所有允許的輸入值皆為真，亦即是否為邏輯有效的。 「用真值表製表的推理模式是由弗雷格、查尔斯·皮尔士和恩斯特·施羅德於1880年代所发明的。這種表格於1920年代之後廣泛地發現在許多文獻上頭（扬·武卡谢维奇、埃米爾·波斯特、维特根斯坦）”（蒯因, 39）。路易斯·卡罗早在1894年就公式化了真值表来解决特定问题，但是包含他这项工作的手稿直到1977年才被发现 。维特根斯坦的《逻辑哲学论》利用真值表把真值函数置于序列中。这个著作的广泛影响导致了真值表的传播。 真值表被用來計算以「決策程序」建構的命題表示式的值。命題表示式可以是一個原子公式（命題常數、命題變數或命題函數，如Px或P(x)），或以邏輯算子（如邏輯與（\land）、邏輯或（\lor）、邏輯非（\lnot））由原子公式建構出來的公式。舉例來說，Fx \land Gx即是個命題表示式。 真值表中的列标题展示了 （i）命题函数与/或变量，和 （ii）建造自这些命题函数或变量和运算符的真值泛函表达式。行展示对 （i）和 （ii）的T或F指派的每个可能的求值。换句话说，每行都是对 （i）和 （ii）的不同解释。 经典（就是说二值）逻辑的真值表限定于只有两个真值是可能的布尔逻辑系统，它们是“真”或“假”，通常在表中简单的表示为T和F。.
複振器
複振器是一種用來產生在兩種狀態間變化的系統的電子電路，譬如說振盪器、定时器、触发器等等。最常見的形式是用來產生方波的非穩態振盪器。 複振器大致上可以分成3種：.
邏輯閘
逻辑门是在集成電路上的基本組件。简单的邏輯閘可由晶体管组成。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现邏輯运算。常见的逻辑门包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。 逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。.
锁存器
--（latch），或稱--，是數位電路中非同步时序邏輯電路系統中用來儲存資訊的一種電子電路。一個锁存器可以儲存一位元的資訊，通常會有多個一起出現，有些會有特別的名稱，像是 「4位锁存器」（可以儲存四個位元）或「8位锁存器」（可以儲存八個位元）等等。.
雜訊
Unreferenced/auto 自动产生。 --> 雜訊（Noise）在电子学中指，訊號在傳輸過程中會受到一些外在能量所產生訊號（如杂散电磁场）的干擾，這些能量即雜訊。雜訊通常會造成信號的失真。其來源除了來自系統外部，亦有可能由接收系統本身產生。雜訊的強度通常都是與訊號頻寬成正比，所以當訊號頻寬越寬，雜訊的干擾也會越大。所以在評估雜訊強度或是系統抵抗雜訊能力的數據，是以訊號強度對雜訊強度的比例為依據，此即訊雜比。.
正回饋
正回饋（），是反馈的一種。是指一系統的輸出影響到輸入，使得輸出變動後會影響到輸入，造成輸出變動持續加大的情形；同理，如果輸出變動持續減少，就稱為負回饋。 簡單來說，當A產生了更多的B，B會回過來產生更多的A，這個過程就稱為正回饋。在機械、電機、電子、化學、經濟或是其他系統都會有類似的情形。.
死锁
死--锁（Deadlock），又譯為死--結，計算機科學名詞。當兩個以上的運算單元，雙方都在等待對方停止執行，以取得系統資源，但是沒有一方提前退出時，就稱為死結。在多工作業系統中，作業系統為了協調不同行程，能否取得系統資源時，為了讓系統運作，必須要解決這個問題。 这里指的是进程死锁，是个計算機技术名词。它是操作系统或软件运行的一种状态：在多工系統下，当一个或多个进程等待系统资源，而资源又被进程本身或其他进程占用时，就形成了死锁。有个变种叫活锁。.
激發表
在電子設計中，一個激發表會展示出在已知的現有輸出下，產生出特定的下個狀態所需的最少輸入值。它跟真值表和狀態轉移表很相似，不過不同之處在於它將現有輸出與下個輸出狀態放在表格左邊，會產生這樣狀態的輸入則放在表格右邊。.
或非门
或非门（NOR gate）是数字逻辑中实现逻辑或非的逻辑门，功能见右侧真值表。若输入均为低电平（0），则输出为高电平（1）；若输入中至少有一个为高电平（1），则输出为低电平（0）。或非是逻辑或加逻辑非得到的结果。或非是一种具有函数完备性的运算，因此其他任何逻辑函数都能用或非门实现。相比之下，逻辑或运算器是一种单调的运算器，其只能将低电平变为高电平，但不能将高电平变为低电平。 在绝大多数但不是所有的电路设计中，逻辑非的功能本身就包含在结构中，如CMOS和TTL等。在这样的逻辑系列中，要实现或门，唯一的方法是用2个或更多的逻辑门来实现，如一个或非门加一个反相器，但一个重要的例外是，因为其结构中本身就没有反相逻辑。.
时序逻辑电路
在数字电路理論中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。這跟組合邏輯電路相反，組合邏輯的輸出只會跟目前的輸入成一種函數關係。換句話說，时序邏輯擁有儲存元件（記憶體）来存储信息，而組合邏輯則没有。 從时序邏輯電路中，可以建出兩種形式的有限狀態機：.
新！!: 触发器和时序逻辑电路 · 查看更多 »
数字系统
数字系统可能指：.
数量级 (时间)
本页按时间长短从小到大列出一些例子，以帮助理解不同时间长度的概念，比较时间单位的数量级区别。.
新！!: 触发器和数量级 (时间) · 查看更多 »
