比浏览器更快的访问！
64 关系: Ada，ASCII，功能验证，卡诺图，千字节，反相器，同或门，夏宇闻，大小写敏感性，子集，寄存器传输级，与非门，与门，二補數，互補式金屬氧化物半導體，异或门，保留字，信号边缘，唯讀記憶體，公有领域，Cadence，C语言，现场可编程逻辑门阵列，硬件验证语言，硬件描述语言，空格，系统芯片，结构化编程，网表，美国国防部，真值表，电子学，电容器，电气电子工程师学会，特殊應用積體電路，面向对象程序设计，触发器，高阻态，计算机辅助设计，超大规模集成电路，转义字符，邏輯閘，金屬氧化物半導體場效電晶體，集成电路设计，逻辑仿真，逻辑综合，Gateway设计自动化，IP核，SystemVerilog，Verilog-AMS，...，Verilog过程接口，VHDL，接地，标量，模拟电路，混合訊號積體電路，或非门，或门，测试平台，新思科技，时序逻辑电路，数字电路，数据选择器，晶体管。 扩展索引 (14 更多) »
Ada
Ada，是一种程序设计语言。它源于美国军方的一个计划，旨在整合美军系统中运行着上百种不同的程序设计语言编写的程序，並提高除錯能力與效率，由Pascal及其他語言擴展而成，比較接近自然語言和數學表達式，並用「Ada」命名以紀念-zh-cn:埃达·洛夫莱斯;zh-tw:愛達·勒芙蕾絲;zh-hk:愛達·勒芙蕾絲;zh-sg:埃达·洛夫莱斯;-（Ada Lovelace）。.
新！!: Verilog和Ada · 查看更多 »
ASCII
ASCII（ ，American Standard Code for Information Interchange，美国信息交换标准代码）是基于拉丁字母的一套电脑编码系统。它主要用于显示现代英语，而其擴展版本EASCII則可以部分支持其他西欧语言，并等同于国际标准ISO/IEC 646。 ASCII第一次以規範標準的型態發表是在1967年，最後一次更新則是在1986年，至今為止共定義了128個字元；其中33個字元無法顯示（一些终端提供了扩展，使得这些字符可顯示为諸如笑臉、撲克牌花式等8-bit符號），且這33個字元多數都已是陳廢的控制字元。控制字元的用途主要是用來操控已經處理過的文字。在33個字元之外的是95個可顯示的字元。用鍵盤敲下空白鍵所產生的空白字元也算1個可顯示字元（顯示為空白）。.
新！!: Verilog和ASCII · 查看更多 »
功能验证
功能验证（functional verification），是电子设计自动化中验证数字电路是否与预定规范功能相符的一个验证过程，通常所说的功能验证、功能仿真是指不考虑实际器件的延迟时间，只考虑逻辑功能的一个流程。功能验证的目标是达到尽可能高的测试覆盖率，被测试的内容要尽可能覆盖所有的语句、逻辑分支、条件、路径、触发、状态机的状态等，同时在某些阶段还必须包括对时序的检查。在较小型的电路设计中，设计人员可以利用硬件描述语言来建立测试平台（通常这是一个顶级模块），通过指定测试向量来检验被测模块在各种输入情况下，检验对应的输出是符合要求。但是，在更大型集成电路设计项目中，该过程会耗费设计人员较大的时间和精力。许多项目都采用计算机辅助工程工具来协助验证人员创建随机测试激励向量。其中，硬件验证语言在建立随机测试和功能覆盖方面具有显著的优势，它们通常提供了专门用来进行功能覆盖和产生可约束随机测试激励向量的数据结构。除了上面讲述的这种通过输入测试向量的方式，功能验证还可以通过形式等效性检查（形式验证）、断言等方式来进行，达到更高的功能覆盖率。.
新！!: Verilog和功能验证 · 查看更多 »
卡诺图
卡诺图是真值表的变形，它可以将有n个变量的逻辑函数的2^n个最小项组织在给定的长方形表格中，同时为相邻最小项（相邻与项）运用邻接律化简提供了直观的图形工具。但是，如果需要处理的逻辑函数的自变量较多，那么卡诺图的行列数将迅速增加，使图形更加复杂；此外，卡诺图的图形化表示方法不适合直接用于算法的设计，因此计算机辅助工程工具一般不会使用卡诺图来进行逻辑函数的优化。 卡诺图是贝尔实验室的电信工程师，在1953年发明的。.
新！!: Verilog和卡诺图 · 查看更多 »
千字节
千字节（kilobyte），常写作kB或K，是電腦數據存貯器存储单位字节的多倍形式。国际单位制 (SI)以1000 (103)来定义前缀千，故1千字节表示1字节的1000倍。千字节单位的符号为kB。但在信息技术领域中，尤其是表示主存储容量时，千字节通常表示1024（2 10 ）个字节。这是由数据流的二进制存储法决定的。这种情况下，在表示1024字节时，千字节的符号常记为大写字母K或 KB 。.
新！!: Verilog和千字节 · 查看更多 »
反相器
反相器（Inverter）也称非门（NOT gate），是数字逻辑中实现逻辑非的逻辑门，功能见右侧真值表。 这种功能代表了数字电路中理想开关表现的假定，但是在实际的反相器设计中，元--件有其需要特别关注的电气特性。实际上，CMOS反相器的非理想过渡区表现使其能在模拟电路中用作A类功率放大器（如作为运算放大器的输出级Intersil数据表：和）。.
新！!: Verilog和反相器 · 查看更多 »
同或门
同或门（XNOR gate，偶尔写作ENOR gate、ExNOR gate)(在Intel處理器中，此项功能被命名為"test"），又称异或非门，是数字逻辑中实现逻辑双条件的逻辑门，功能见右侧真值表。若两个输入的电平相同，则输出为高电平（1）；若两个输入的电平相异，则输出为低电平（0）。.
新！!: Verilog和同或门 · 查看更多 »
夏宇闻
夏宇闻，于1968年自清华大学计算机技术与装置专业毕业、于1981年在北京航空航天大学获得通信专业硕士，后考取教育部公派学者先后在新南威尔士大学、悉尼大学留学，回国后在北京航空航天大学电子信息工程学院任教授，退休前主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。.
新！!: Verilog和夏宇闻 · 查看更多 »
大小写敏感性
在计算机编程语言里，大小写敏感性（case sensitivity）是指使用大写字母、小写字母造成不同效果的情况。可能受到大小写影响的情况有用户名称、档案名称、密码、标签、变量名称以及在指定的文本中搜索关键词等。 一些编程语言是大小写敏感的，例如Java、C++、C♯, C语言, Ruby以及XML)。其他的编程语言则并不是大小写敏感的，例如大多数BASIC（除了BBC BASIC）、Fortran、SQL和Pascal。同时，在Haskell、Prolog和Go这些语言，大写字母的标识符可以进行形式语义学的编码。.
新！!: Verilog和大小写敏感性 · 查看更多 »
子集
子集，為某個集合中一部分的集合，故亦稱部分集合。 若A和B为集合，且A的所有元素都是B的元素，则有：.
新！!: Verilog和子集 · 查看更多 »
寄存器传输级
在数位电路设计中，寄存器传输级（register-transfer level, RTL）是一种对同步数位电路的抽象模型，这种模型是根据数字信号在硬件寄存器、存储器、组合逻辑装置和总线等逻辑单元之间的流动，以及其逻辑代数运作方式来确定的。 寄存器传输级抽象模型在诸如Verilog和VHDL的硬件描述语言中被用于创建对实际电路的高层次描述，而低层次描述甚至实际电路可以通过高层次描述导出。在现代的数位设计中，寄存器传输级上的设计是最典型的工作流程。逻辑合成工具可以根据寄存器传输级的描述构建更低级别的电路描述。.
新！!: Verilog和寄存器传输级 · 查看更多 »
与非门
与非门（NAND gate）是数字逻辑中实现逻辑与非的逻辑门，功能见左侧真值表。若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。与非门是一种通用的逻辑门，因为任何布尔函数都能用与非门实现。 使用特定逻辑电路的数字系统利用了与非门的函数完备性（功能完备性）。复杂的逻辑表达式常以其他逻辑函数表示，如与、或、非，而将表达式改写为用逻辑与非表示的式子可以节约成本，因为使用与非门实现电路能使电路结构更为紧凑。 与非门并不仅限於2输入，可以是多输入，这时当输入全为高电平时，输出为低电平；若有任意一个输入为低电平，则输出为高电平。这些门电路不再是简单的二进制运算器，而是可作为n元运算器使用的门电路。代数中，这些门电路可以用函数NAND(a, b,..., n)表示，等价於NOT(a AND b AND... AND n)。.
新！!: Verilog和与非门 · 查看更多 »
与门
与门（AND gate）是数字逻辑中实现逻辑与的逻辑门，功能见右侧真值表。仅当输入均为高電壓（1）时，输出才为高電壓（1）时；若输入中至多有一个高電壓时，则输出为低電壓。换句话说，与门的功能是得到两个二进制数的最小值，而或门的功能是得到两个二进制数的最大值。.
新！!: Verilog和与门 · 查看更多 »
二補數
二補數（2's complement）是一種用二進位表示有號數的方法，也是一種將數字的正負號變號的方式，常在電腦科學中使用。 一個數字的二補數就是將該數字作位元反相運算（即一補數），再將結果加1。在二補數系統中，一個負數就是用其對應正數的二補數來表示。 二補數系統的最大優點是可以在加法或減法處理中，不需因為數字的正負而使用不同的計算方式。只要一種加法電路就可以處理各種有號數加法，而且減法可以用一個數加上另一個數的二補數來表示，因此只要有加法電路及二補數電路即可完成各種有號數加法及減法，在電路設計上相當方便。 另外，二補數系統的0就只有一個表示方式，這點和一補數系統不同（在一補數系統中，0有二種表示方式），因此在判斷數字是否為0時，只要比較一次即可。 右側的表是一些8-bit二補數系統的整數。它的可表示的範圍包括-128到127，總共256（.
新！!: Verilog和二補數 · 查看更多 »
互補式金屬氧化物半導體
互補式金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor，縮寫作 CMOS；簡稱互補式金氧半），是一種積體電路的設計製程，可以在矽質晶圓模板上製出NMOS（n-type MOSFET）和PMOS（p-type MOSFET）的基本元件，由於NMOS與PMOS在物理特性上為互補性，因此被稱為CMOS。此一般的製程上，可用來製作電腦電器的靜態隨機存取記憶體、微控制器、微處理器與其他數位邏輯電路系統、以及除此之外比較特別的技術特性，使它可以用於光學儀器上，例如互補式金氧半图像传感裝置在一些高級數位相機中變得很常見。 互補式金屬氧化物半導體具有--有在電晶體需要切換啟動與關閉時才需消耗能量的優點，因此非常節省電力且發熱量少，且製程上也是最基礎而最常用的半導體元件。早期的唯讀記憶體主要就是以这种電路制作的，由於當時電腦系統的BIOS程序和参数信息都保存在ROM和SRAM中，以致在很多情况下，當人们提到「CMOS」時，实际上指的是電腦系統之中的BIOS單元，而一般的「CMOS设置」就是意指在设定BIOS的內容。.
新！!: Verilog和互補式金屬氧化物半導體 · 查看更多 »
异或门
异或门（Exclusive-OR gate，簡稱XOR gate，又稱EOR gate、ExOR gate）是数字逻辑中实现逻辑异或的逻辑门，功能见右侧真值表。若两个输入的电平相异，则输出为高电平（1）；若两个输入的电平相同，则输出为低电平（0）。 这一函数能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。半加器是由异或门和与门组成的。.
新！!: Verilog和异或门 · 查看更多 »
保留字
保留字（Reserved word），有时也叫关键字（keyword），是编程语言中的一类语法结构。在特定的编程语言里，这些保留字具有较为特殊的意义，并且在语言的格式说明里被预先定义。通常，保留字包括用来支持类型系统的原始数据类型的标记，并可以用来识别诸如循环结构、语句块、条件、分支等程序结构。 保留字在编程语言设计之时就被定义。有时，语言说明具有一定的灵活性，软件商可能会在其生产的编译器中添加非标准的语言特性。同样，当发展得更加成熟时，编程语言的保留字标准可能会扩展一些额外的特性，例如，在传统的编程语言中增加面向对象程序设计的特性。有时，编程语言说明会包含一些将来版本可能需要用到的保留字。在Java中，const和goto就是两个保留字——它们在Java中目前没有被使用，因此不具有意义，但是不能够被用作标识符。通过“保留”这个术语，它们可以在Java的未来版本中补充，而不需要“破坏”旧的Java源代码。不像预定义函数、方法和子程序，保留字不能被程序员定义，而前面那些的名称通常被归类于标识符，而不是保留字。.
新！!: Verilog和保留字 · 查看更多 »
信号边缘
在电子学中，信号边缘（signal edge），或称信号边沿，是数字信号在两种逻辑电平（0或1）之间状态的转变。由于数字信号电平由方波来表示，因此这种状态的变化被称为“边缘”。 信号的一个上升沿（rising edge）是数字信号从低电平向高电平的转变。当接入的定時器訊號由低电平向高电平转变时，触发器电路被触发，而当接入的定時器訊號从高电平向低电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发器电路为上升沿触发的（rising edge-triggered）。 与上升沿对应的概念为下降沿（falling edge），它是指数字信号从高电平向低电平的转变。当接入的定時器訊號由高电平向低电平转变时，触发器电路被触发，而当接入的定時器訊號从低电平向高电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发电路为下降沿触发的（falling edge-triggered）。 信号边缘可以被用来触发时序控制，在时间脉冲上升沿或下降沿触发的T触发器就是一个典型的例子，这类触发器并不是通常的电平敏感，而是信号边缘敏感。此外，在硬件描述语言中，使用Verilog自定义原语（user defined primitives）时，上升沿、下降沿分别以(01)、(10)表示，也可以用缩写字母r、f表示。.
新！!: Verilog和信号边缘 · 查看更多 »
唯讀記憶體
唯讀記憶體（Read-Only Memory，ROM）是一種半導體記憶體，其特性是一旦儲存資料就無法再將之改變或刪除，且內容不會因為電源關閉而消失。在電子或電腦系統中，通常用以儲存不需經常變更的程式或資料，例如早期的家用電腦如Apple II的監督程式 、BASIC語言直譯器、與硬體點陣字型，個人電腦IBM PC/XT/AT的BIOS（基本输入输出系統）與IBM PC/XT的BASIC直譯器，與其他各種微電腦系統中的韌體（Firmware），均儲存在ROM內。.
新！!: Verilog和唯讀記憶體 · 查看更多 »
公有领域
公有领域是人类的一部分作品与一部分知识的总汇，可以包括文章、艺术品、音乐、科学理论、发明等等。对于领域内的知识财产，任何个人或团体都不具所有权益（所有权益通常由版权或专利体现）。这些知识发明属于公有文化遗产，任何人可以不受限制地使用和加工它们（此处不考虑有关安全、出口等的法律）。 創立版权制度的初衷是：藉由给予创作者一段時期的專有權利，作為（经济）刺激，以鼓勵作者從事創作。当專有權利期限已过，作品便进入公有领域。公有领域的作品由於沒有專屬權利人，因此公众有权自由使用它们。.
新！!: Verilog和公有领域 · 查看更多 »
Cadence
華電腦股份有限公司（Cadence Design Systems, Inc；NASDAQ：CDNS）成立於1988年，是EDA(電子設計自動化)軟體與工程服務的重要廠商，主要提供設計積體電路(IC)、系統單晶片(SoC)、以及印刷電路板(PCB)所需的軟體工具與矽智財(IP)，涵蓋類比/數位/混合電路設計、驗證、封裝/PCB設計等各領域。.
新！!: Verilog和Cadence · 查看更多 »
C语言
C是一种通用的程式語言，广泛用于系统软件与应用软件的开发。于1969年至1973年間，為了移植與開發UNIX作業系統，由丹尼斯·里奇與肯·汤普逊，以B语言为基础，在贝尔实验室設計、开发出來。 C语言具有高效、灵活、功能丰富、表达力强和較高的可移植性等特点，在程式設計中备受青睐，成为最近25年使用最为广泛的编程语言。目前，C语言編譯器普遍存在於各種不同的操作系统中，例如Microsoft Windows、macOS、Linux、Unix等。C語言的設計影響了众多後來的程式語言，例如C++、Objective-C、Java、C#等。 二十世纪八十年代，為了避免各開發廠商用的C語言語法產生差異，由美國國家標準局為C語言訂定了一套完整的國際標準語法，稱為ANSI C，作為C語言的標準。二十世纪八十年代至今的有关程式開發工具，一般都支持符合ANSI C的語法。.
新！!: Verilog和C语言 · 查看更多 »
现场可编程逻辑门阵列
場可编程逻辑閘阵列（Field Programmable Gate Array，縮寫為FPGA），它是在PAL、GAL、CPLD等可程式邏輯裝置的基础上进一步发展的产物。它是作为特殊應用積體電路领域中的一种半定制电路而出现的，既解决了全定制电路的不足，又克服了原有可编程逻辑器件门电路数有限的缺点。.
新！!: Verilog和现场可编程逻辑门阵列 · 查看更多 »
硬件验证语言
件验证语言（hardware verification language, 缩写为 HVL）是一种用硬件描述语言（HDL）编写、用于电子电路设计验证的编程语言。硬件验证语言通常具有类似C++或Java这样高级语言的特点，同时又提供硬件描述语言那样的位运算功能。许多硬件验证语言能够生成带约束的随机激励，并提供了功能覆盖结构，来辅助设计人员进行复杂的硬件验证。 SystemVerilog、OpenVera和SystemC是最常用的硬件验证语言。其中，SystemVerilog更是将硬件描述语言与硬件验证语言合并到单一标准。.
新！!: Verilog和硬件验证语言 · 查看更多 »
硬件描述语言
在电子学中，硬件描述语言（hardware description language, HDL）是用来描述电子电路（特别是数字电路）功能、行为的语言，可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。随着自动化逻辑综合工具的发展，硬件描述语言可以被这些工具识别，并自动转换到逻辑门级网表，使得硬件描述语言可以被用来进行电路系统设计，并能通过逻辑仿真的形式验证电路功能。设计完成后，可以使用逻辑综合工具生成低抽象级别（门级）的网表（即连线表）。 硬件描述语言在很多地方可能和传统的软件编程语言类似，但是最大的区别是，前者能够对于硬件电路的时序特性进行描述。硬件描述语言是构成电子设计自动化体系的重要部分。小到简单的触发器，大到复杂的超大规模集成电路（如微处理器），都可以利用硬件描述语言来描述。常见的硬件描述语言包括Verilog、VHDL等。.
新！!: Verilog和硬件描述语言 · 查看更多 »
空格
格是行文為防止混淆或有特定用途的空位。，字與字之間亦無空格，但空格有特定用途，如每段起首須縮入兩個字位，尊稱前要留空一格作挪抬等等。.
新！!: Verilog和空格 · 查看更多 »
系统芯片
系统芯片（System on Chip，縮寫：SoC）是一个将電腦或其他电子系统集成到单一芯片的集成电路。系统芯片可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。系统芯片常常應用在嵌入式系统中。系统芯片的集成规模很大，一般达到几百万门到几千万门。 尽管微控制器通常只有不到100 kB的随机存取存储器，但是事实上它是一种简易的、功能弱化的单芯片系统，而“系统芯片”这个术语常被用来指功能更加强大的处理器，这些处理器可以运行Windows和Linux的某些版本。系统芯片更强的功能要求它具备外部存储芯片，例如有的系统芯片配备了闪存。系统芯片往往可以连接额外的外部设备。系统芯片对半导体器件的集成规模提出了更高的要求。为了更好地执行更复杂的任务，一些系统芯片采用了多个处理器核心。.
新！!: Verilog和系统芯片 · 查看更多 »
结构化编程
結構化程式設計（Structured programming），一種編程典範。它採用子程序、、for迴圈以及while迴圈等結構，來取代傳統的 goto。希望藉此來改善计算机程序的明晰性、品質以及開發時間，並且避免寫出麵條式代碼。 結構化程式設計在1960年代開始發展，及朱塞佩·賈可皮尼（Giuseppe Jacopini）於1966年5月在《Communications of the ACM》期刊發表論文，說明任何一個有goto指令的程式，可以改為完全不使用goto指令的程式，後來艾兹赫尔·戴克斯特拉在1968年也提出著名的論文《GOTO陳述有害論》（Go To Statement Considered Harmful），，因此結構化程式設計開始盛行，此概念理論上可以由結構化程式理論所證明，而在實務上，當時也有像ALGOL一樣，有豐富控制結構的程式語言來實現結構化程式設計。.
新！!: Verilog和结构化编程 · 查看更多 »
网表
在电子设计自动化中，网表（netlist），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。 网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次（如寄存器传输级）的硬件描述可以通过逻辑综合转换为低抽象层次（逻辑门级）的电路连线网表，这一步骤目前可以使用自动化工具完成，这也大大降低了设计人员处理超大规模集成电路的繁琐程度。硬件厂商利用上述网表，可以制造具体的专用集成电路或其他电路。一些相对较小的电路也可以在现场可编程逻辑门阵列上实现。 根据不同的分类，网表可以是物理或逻辑的，也可以是基于实例或基于线网的，抑或是平面的或多层次的，等等。 N.
新！!: Verilog和网表 · 查看更多 »
美国国防部
美国国防部（United States Department of Defense，簡稱DOD或DoD）是美國聯邦行政部門之一，主要負責統合國防與陸海空軍（美軍），其總部大樓位於五角大楼（The Pentagon），因此人们也常用五角大楼作為美國國防部的代稱。国防部的行政首長是國防部長，依照美国法律由文官擔任。美國國防部設有三個軍事部門：陆军部、海军部與空軍部，涵蓋除海岸防衛隊外的所有美國軍隊。除此之外，美國國防部亦設有若干國防幕僚與研究單位，同時管轄各軍校。 1947年，美国政府將軍隊管理中央化，將軍事指揮權統一交由新成立的「國家軍事機構」（National Military Establishment），除了將陆军部與海军部交由其管轄之外，同时将美國陸軍航空軍升格为独立的美國空軍，建立一个直屬於該機構的空军部。至1949年8月10日，國家軍事機構才更名為國防部。美国国防部现在的组织是按照美国国会通过的1986年的《戈德华特－尼科尔斯国防部改组法》（Goldwater-Nichols Act of 1986）。按照这个法案，军事命令是从美国总统通过美国国防部长直接到美国战区司令官。參謀長聯席會議有责任管理美国武器和後备军人，参谋长聯席會議主席也担任总统和国家安全委员会的首席军事顾问，但是参联会没有指挥权。.
新！!: Verilog和美国国防部 · 查看更多 »
真值表
真值表是使用於邏輯中（特別是在連結邏輯代數、布爾函數和命題邏輯上）的一類數學用表，用來計算邏輯表示式在每種論證（即每種邏輯變數取值的組合）上的值。尤其是，真值表可以用來判斷一個命題表示式是否對所有允許的輸入值皆為真，亦即是否為邏輯有效的。 「用真值表製表的推理模式是由弗雷格、查尔斯·皮尔士和恩斯特·施羅德於1880年代所发明的。這種表格於1920年代之後廣泛地發現在許多文獻上頭（扬·武卡谢维奇、埃米爾·波斯特、维特根斯坦）”（蒯因, 39）。路易斯·卡罗早在1894年就公式化了真值表来解决特定问题，但是包含他这项工作的手稿直到1977年才被发现 。维特根斯坦的《逻辑哲学论》利用真值表把真值函数置于序列中。这个著作的广泛影响导致了真值表的传播。 真值表被用來計算以「決策程序」建構的命題表示式的值。命題表示式可以是一個原子公式（命題常數、命題變數或命題函數，如Px或P(x)），或以邏輯算子（如邏輯與（\land）、邏輯或（\lor）、邏輯非（\lnot））由原子公式建構出來的公式。舉例來說，Fx \land Gx即是個命題表示式。 真值表中的列标题展示了 （i）命题函数与/或变量，和 （ii）建造自这些命题函数或变量和运算符的真值泛函表达式。行展示对 （i）和 （ii）的T或F指派的每个可能的求值。换句话说，每行都是对 （i）和 （ii）的不同解释。 经典（就是说二值）逻辑的真值表限定于只有两个真值是可能的布尔逻辑系统，它们是“真”或“假”，通常在表中简单的表示为T和F。.
新！!: Verilog和真值表 · 查看更多 »
电子学
电子学（Electronics），作用于包括有源电子元器件（例如真空管、二极管、三极管、集成电路）和与之相关的无源器件电路的互连技术。有源器件的非线性特性和控制电子流动的能力能够放大微弱信号，并且电子学广泛应用于信息处理、通信和信号处理。电子器件的开关特性使处理数字信号成为可能。电路板、电子封装等互连技术和其他各种形式的通信基础元件完善了电路功能，并使连接在一起的元件成为一个正常工作的系统。 电子学有别于電機（Electrical）和機電（Electro-mechanical）科学与技术，电气和电机科学与技术是处理电能的产生、分布、开关、储存和转换，通过电线、电动机、发电机、电池、开关、中继器、变压器、电阻和其他无源器件从其他形式的能量转换为电能。 1897年，約瑟夫·湯姆森發現電子的存在，这是電子學的起源。早期的電子學使用真空管來控制電子的流動，但其存在成本高及體積大等缺點。现如今，大多數电子设备都使用半导体器件来控制电子。真空管至今仍有一些特殊应用，例如、阴极射线管、专业音频设备和像多腔磁控管等微波设备。 半导体器件的研究和相关技术是固体物理学的一个分支，但是电子电路的设计和搭建来解决实际问题却是电子工程的范围。本文专注于电子学的工程方面。.
新！!: Verilog和电子学 · 查看更多 »
电容器
電容器（Capacitor）是兩金屬板之間存在絕緣介質的一种电路元件。其單位為法拉，符号为F。電容器利用二個導體之間的電場來儲存能量，二導體所帶的電荷大小相等，但符號相反。.
新！!: Verilog和电容器 · 查看更多 »
电气电子工程师学会
電機電子工程師學會（Institute of Electrical and Electronics Engineers，簡稱為IEEE，英文读作“i triple e”）是一个建立於1963年1月1日的国际性电子技术与电子工程师协会，亦是世界上最大的专业技术组织之一，擁有來自175個國家的36萬會員。 除設立於美國紐約市的總部以外，亦在全球150多個國家擁有分會，並且還有35個專業學會及2個聯合會。其每年均會發表多種雜誌、學報、書籍，亦舉辦至少300次的專業會議。 目前IEEE在工業界所定義的標準有著極大的影響。.
新！!: Verilog和电气电子工程师学会 · 查看更多 »
特殊應用積體電路
特殊應用積體電路（Application-specific integrated circuit，縮寫：ASIC），是指依產品需求不同而客製化的特殊規格集成電路；相反地，非客製化的是應用特定標準產品（Application-specific standard product）集成電路。 特殊應用積體電路是由特定使用者要求和特定電子系統的需要而設計、製造。由于单个专用集成电路芯片的生产成本很高，如果出货量较小，则采用特殊應用積體電路在经济上不太实惠。这种情况可以使用可编程逻辑器件（如現場可程式邏輯門陣列）来作为目标硬件实现集成电路设计。此外，可编程逻辑器件具有用户可编程特性，因此适合于大规模芯片量产之前的原型机，来进行调试等工作。但是可编程逻辑器件在面积、速度方面的优化程度不如全定制的集成电路。 一般特殊應用積體電路的ROM和RAM都在出厂前经过掩膜（MASK），如常用的红外线遥控器发射芯片就是这种芯片。 特殊應用積體電路的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。.
新！!: Verilog和特殊應用積體電路 · 查看更多 »
面向对象程序设计
面向对象程序设计（Object-oriented programming，缩写：OOP）是種具有物件概念的程式編程典範，同时也是一种程序开发的抽象方针。它可能包含資料、、程式碼與方法。对象則指的是类的实例。它将对象作为程序的基本单元，将程序和数据封装其中，以提高软件的重用性、灵活性和扩展性，物件裡的程序可以訪問及經常修改物件相關連的資料。在物件導向程式編程裡，電腦程式會被設計成彼此相關的物件。 面向对象程序设计可以看作一种在程序中包含各种独立而又互相调用的对象的思想，这与传统的思想刚好相反：传统的程序设计主张将程序看作一系列函数的集合，或者直接就是一系列对电脑下达的指令。面向对象程序设计中的每一个对象都应该能够接受数据、处理数据并将数据传达给其它对象，因此它们都可以被看作一个小型的“机器”，即对象。目前已经被证实的是，面向对象程序设计推广了程序的灵活性和可维护性，并且在大型项目设计中广为应用。此外，支持者声称面向对象程序设计要比以往的做法更加便于学习，因为它能够让人们更简单地设计并维护程序，使得程序更加便于分析、设计、理解。反对者在某些领域对此予以否认。 当我们提到面向对象的时候，它不仅指一种程序设计方法。它更多意义上是一种程序开发方式。在这一方面，我们必须了解更多关于面向对象系统分析和面向对象设计（Object Oriented Design，简称OOD）方面的知识。許多流行的程式語言是物件導向的,它們的風格就是會透由物件來創出實例。 重要的物件導向程式語言包含Common Lisp、Python、C++、Objective-C、Smalltalk、Delphi、Java、Swift、C#、Perl、Ruby 與 PHP等。.
新！!: Verilog和面向对象程序设计 · 查看更多 »
触发器
触发器（Flip-flop, FF），中國大陆譯作「--」、臺灣及香港譯作「--」，是一种具有两种稳态的用于储存的元件，可記錄二进制数字信号「1」和「0」。触发器是一种雙穩態多諧振盪器（bistable multivibrator）。该电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。 触发器的線路圖由逻辑门組合而成，其結構均由SR锁存器衍生而來（广义的触发器包括锁存器）。触发器可以处理輸入、輸出信號和時脈之间的相互影响。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲）。.
新！!: Verilog和触发器 · 查看更多 »
高阻态
在电子学中，高阻态（High impedance）表示电路中的某个节点具有相对电路中其他点相对更高的阻抗。这个概念在三态逻辑、上拉电阻中有所涉及。在硬件描述语言（如Verilog HDL和VHDL）中，高阻态通常用字母z来表示。 H.
新！!: Verilog和高阻态 · 查看更多 »
计算机辅助设计
電腦輔助設計（Computer Aided Design, CAD）是指運用電腦軟體製作並模擬實物設計，展現新開發商品的外型、結構、彩色、質感等特色的過程。隨著技術的不斷發展電腦輔助設計不僅僅適用於工業，還被廣泛運用於平面印刷出版等諸多領域。它同時涉及到軟體和專用的硬體。 CAD有时也写作“computer-assisted”、“computer-aided drafting”，或类似的表达方式。相关的缩略语有CADD，表示计算机辅助设计和草图（computer-aided design and drafting），以及CAAD，表示计算机辅助建筑设计（computer-aided architectural design）。所有这些术语基本上同義，都指使用计算机而不是传统的绘图板来进行各种项目的设计和工程制图。通常由CAD创建的建筑和工程项目的范围很广，包括建筑设计制图，机械制图，电路图，和其他各种形式的设计交流方式。现在，它们都成为计算机辅助设计更广泛的定义的一部分。 设计者很早就开始使用计算机进行计算。有人认为Ivan Sutherland在1963年在麻省理工学院开发的Sketchpad是一个转折点。SKETCHPAD的突出特性是它允许设计者用图形方式和计算机交互：设计可以用一枝光笔在阴极射线管屏幕上绘制到计算机裡。实际上，这就是图形化用户界面的原型，而这种界面是现代CAD不可或缺的特性。 CAD最早的应用是在汽车制造、航空航天以及电子工业的大公司中。随着计算机变得更便宜，应用范围也逐渐变广。 CAD的实现技术从那个时候起经过了许多演变。这个领域刚开始的时候主要被用于产生和手绘的图纸相仿的图纸。计算机技术的发展使得计算机在设计活动中有更有技巧的应用。现今，CAD已经不仅仅用于绘图和显示，它开始进入设计者的专业知识中更“智能”的部分。 隨著電腦科技的日益發展，效能的提升和更便宜的價格，許多公司已採用立體的繪圖設計。以往，礙於電腦效能的限制，繪圖軟件只能停留在平面設計，欠了真實感。而立體繪圖則衝破了這限制，令設計藍圖更實體化。 现代CAD系统的功能包括：.
新！!: Verilog和计算机辅助设计 · 查看更多 »
超大规模集成电路
超大规模集成电路（very-large-scale integration，縮寫：VLSI），是一种将大量晶体管组合到单一芯片的集成电路，其集成度大于大规模集成电路。集成的晶体管数在不同的标准中有所不同。从1970年代开始，随着复杂的半导体以及通信技术的发展，集成电路的研究、发展也逐步展开。计算机里的控制核心微处理器就是超大规模集成电路的最典型实例，超大规模集成电路设计（VLSI design），尤其是数字集成电路，通常采用电子设计自动化的方式进行，已经成为计算机工程的重要分支之一。.
新！!: Verilog和超大规模集成电路 · 查看更多 »
转义字符
在计算机科学与远程通信中，转义字符放在一个字符序列中时，可对它后续几个字符采取替代解释。转义字符是的一种特殊情况。通常，判定某字符是否为转义字符由上下文确定。转义字符即标志着转义序列开始的那个字符。 转义字符的英文为Escape character。原本是指ASCII中的十进制27，十六进制1B，八进制033所定义的那个字符。对应于标准键盘左上角的ESC键。老式键盘如果没有ESC键，替代输入是“Ctrl+.
新！!: Verilog和转义字符 · 查看更多 »
邏輯閘
逻辑门是在集成電路上的基本組件。简单的邏輯閘可由晶体管组成。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现邏輯运算。常见的逻辑门包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。 逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。.
新！!: Verilog和邏輯閘 · 查看更多 »
金屬氧化物半導體場效電晶體
金屬氧化物半導體場效電晶體（簡稱：金氧半場效電晶體；Metal-Oxide-Semiconductor Field-Effect Transistor，縮寫：MOSFET），是一種可以廣泛使用在模拟電路與数字電路的場效電晶體。金屬氧化物半導體場效電晶體依照其通道極性的不同，可分為电子占多数的N通道型與空穴占多数的P通道型，通常被稱為N型金氧半場效電晶體（NMOSFET）與P型金氧半場效電晶體（PMOSFET）。 以金氧半場效電晶體（MOSFET）的命名來看，事實上會讓人得到錯誤的印象。因為MOSFET跟英文單字「metal（金屬）」的第一個字母M，在當下大部分同類的元件裡是不存在的。早期金氧半場效電晶體閘極使用金屬作為材料，但由於多晶矽在製造工藝中更耐高溫等特點，許多金氧半場效電晶體閘極採用後者而非前者金屬。然而，隨著半導體特徵尺寸的不斷縮小，金屬作為閘極材料最近又再次得到了研究人員的關注。 金氧半場效電晶體在概念上屬於絕緣閘極場效電晶體（Insulated-Gate Field Effect Transistor, IGFET）。而絕緣閘極場效電晶體的閘極絕緣層，有可能是其他物質，而非金氧半場效電晶體使用的氧化層。有些人在提到擁有多晶矽閘極的場效電晶體元件時比較喜歡用IGFET，但是這些IGFET多半指的是金氧半場效電晶體。 金氧半場效電晶體裡的氧化層位於其通道上方，依照其操作電壓的不同，這層氧化物的厚度僅有數十至數百埃（Å）不等，通常材料是二氧化硅（SiO2），不過有些新的進階製程已經可以使用如氮氧化硅（silicon oxynitride, SiON）做為氧化層之用。 今日半導體元件的材料通常以矽為首選，但是也有些半導體公司發展出使用其他半導體材料的製程，當中最著名的例如國際商業機器股份有限公司使用硅與鍺的混合物所發展的矽鍺製程（SiGe process）。而可惜的是很多擁有良好電性的半導體材料，如砷化鎵（GaAs），因為無法在表面長出品質夠好的氧化層，所以無法用來製造金氧半場效電晶體元件。 當一個夠大的電位差施於金氧半場效電晶體的閘極與源極之間時，電場會在氧化層下方的半導體表面形成感應電荷，而這時就會形成反轉通道（inversion channel）。通道的極性與其汲極（drain）與源極相同，假設汲極和源極是n型，那麼通道也會是n型。通道形成後，金氧半場效電晶體即可讓電流通過，而依據施於閘極的電壓值不同，可由金氧半場效電晶體的通道流過的電流大小亦會受其控制而改變。.
新！!: Verilog和金屬氧化物半導體場效電晶體 · 查看更多 »
集成电路设计
集成电路设计（Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。.
新！!: Verilog和集成电路设计 · 查看更多 »
逻辑仿真
逻辑仿真（logic simulation），或称逻辑模拟，是对硬件描述语言所定义数字电路行为的预测与检验，通常可以利用计算机仿真实现。逻辑仿真可以在具有不同物理抽象层次（级别）下进行，例如晶体管级、逻辑门级、寄存器传输级和行为级。其基本原理是使用计算机软件模拟一个激励信号，然后观察所设计电路的响应行为。.
新！!: Verilog和逻辑仿真 · 查看更多 »
逻辑综合
在集成电路设计中，邏輯合成（logic synthesis）是所设计数字电路的高抽象级描述，经过布尔函数化简、优化后，转换到的逻辑门级别的电路连线网表的过程。.
新！!: Verilog和逻辑综合 · 查看更多 »
Gateway设计自动化
Gateway设计自动化（Gateway Design Automation）公司，最初名为自动化集成设计系统（Automated Integrated Design Systems）公司，是一个致力于电子设计自动化的企业，该公司于1985年改为现名。最初，公司由Prabhu Goel博士持有，他是PODEM测试生成算法的发明者。 Verilog硬件描述语言则由菲尔·莫比（Phil Moorby）设计，他后来成为了Verilog-XL的首席设计师，并成为了Cadence Design Systems的首批合伙人。凭借着Verilog-XL的成功，Gateway设计自动化迅猛发展，后来它于1989年被位于加利福尼亚州圣迭戈的Cadence公司收购。.
新！!: Verilog和Gateway设计自动化 · 查看更多 »
IP核
IP核，全称知识产权核（intellectual property core），是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模組。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行特殊應用積體電路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。 IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列表征文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。.
新！!: Verilog和IP核 · 查看更多 »
SystemVerilog
在现代的集成电路（尤其是超大规模集成电路）的设计和验证流程中，SystemVerilog是一种由Verilog发展而来的硬件描述、硬件验证统一语言，前一部分基本上是2005年版Verilog的扩展，而后一部分功能验证特性则是一门面向对象程序设计语言。面向对象特性很好地弥补了传统Verilog在芯片验证领域的缺陷，改善了代码可重用性，同时可以让验证工程师在比寄存器传输级更高的抽象级别，以事务而非单个信号作为监测对象，这些都大大提高了验证平台搭建的效率。 SystemVerilog已经被采纳为电气电子工程师学会1800-2009标准，并获得了主流电子设计自动化工具供应商的支持。虽然没有哪一个仿真系统能够声称自己完全支持SystemVerilog语言参考手册（Language Reference Manual, LRM）里介绍的所有语言结构，要改善测试平台的互操作性相当困难，但是推进跨平台兼容性的研究开发工作已经在进行。若干种验证方法学相继出现，以预定义类的形式对测试平台模块进行标准化，如今最新的基于SystemVerilog的验证方法学为通用验证方法学。这一方法学主要包括开放源代码的类库以及支持可重用测试平台、开发验证IP核的预置格式。许多第三方提供商则开始推出基于SystemVerilog的验证IP核。.
新！!: Verilog和SystemVerilog · 查看更多 »
Verilog-AMS
Verilog-AMS是Verilog硬件描述语言的一个衍生。它包含了模拟和混合信号扩展模块，以实现对于模拟电路和混合信号系统行为的描述。它扩展了Verilog、SystemVerilog等的事件驱动仿真器的回路，通过使用一个连续时间仿真器，可以在模拟域（analog-domain）上求解微分方程。模拟事件可以触发数字行为，反之亦可。.
新！!: Verilog和Verilog-AMS · 查看更多 »
Verilog过程接口
Verilog过程接口（Verilog Procedural Interface, VPI），最初被称为编程语言接口（Program Language Interface, PLI） 2.0，是一个针对C语言的Verilog过程接口。它可以使数字电路的行为级描述代码直接调用C语言的函数，而用到的C语言函数也可以调用标准的Verilog系统任务。Verilog程序结构是IEEE 1364编程语言接口标准的一部分。它最新的版本是2005年更新的。.
新！!: Verilog和Verilog过程接口 · 查看更多 »
VHDL
VHDL，全称超高速集成电路硬件描述语言（VHSIC very high-speed hardware description language），在基于複雜可程式邏輯裝置、现场可编程逻辑门阵列和特殊應用積體電路的数字系统设计中有着广泛的应用。 VHDL语言诞生于1983年，1987年被美国国防部和IEEE确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987后，各大EDA公司都先后推出了自己支援VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE 1076-1993和IEEE 1076-2000版本。.
新！!: Verilog和VHDL · 查看更多 »
接地
在電機工程學裏，接地這術語，依著不同的應用領域，有幾種意思。接地是電路內部的一個電位參考點。從這參考點，可以測量其它電位。接地也可以被認為是電流的一個共同回歸路徑（稱為地回電路或地回路），或是與大地的一個直接有形的連接。 因為下述幾個理由，電機工程師會將電路連接到接地：.
新！!: Verilog和接地 · 查看更多 »
标量
--（Scalar），又称--，是只有大小，没有方向，可用實數表示的一個量，實際上純量就是實數，純量這個稱法只是為了區別與向量的差別。标量可以是負數，例如溫度低於冰點。与之相对，向量（又称--）既有大小，又有方向。 在物理学中，标量是在坐标变换下保持不变的物理量。例如，欧几里得空间中两点间的距离在坐标变换下保持不变，相对论四维时空中在坐标变换下保持不变。与此相对的矢量，其分量在不同的坐标系中有不同的值，例如速度。标量可被用作定义向量空间。.
新！!: Verilog和标量 · 查看更多 »
模拟电路
模拟电路（analogue electronics，美式：analog electronics）是涉及连续函数形式模拟信号的电子电路，与之相对的是数字电路，后者通常只关注0和1两个逻辑电平。“模拟”二字主要指电压（或电流）对于真实信号成比例的再现，它最初来源于希腊语词汇ανάλογος，意思是“成比例的”。.
新！!: Verilog和模拟电路 · 查看更多 »
混合訊號積體電路
混合訊號積體電路（mixed-signal IC），是結合了類比與數位電路的--。 一般而言，一個晶片在大的組合中能夠實行某些全部功能或子功能，像是手機的射頻子系統，或者是DVD播放機中讀取資料路徑和雷射讀取頭懸臂控制邏輯。他們通常包含一整個系統單晶片。 在前述使用到數位電路跟類比電路的例子，混合訊號積體電路經常被設計給特定用途，但也可能是多用途的標準元件。而且混合訊號積體電路的設計需要非常高度的專業和細心的使用電腦輔助設計工具。晶片完成品之自動化測試也比一般IC還有挑戰性。泰瑞達（Teradyne）和安捷倫（Agilent Technologies）都是混合訊號晶片測試設備的主要供應商。.
新！!: Verilog和混合訊號積體電路 · 查看更多 »
或非门
或非门（NOR gate）是数字逻辑中实现逻辑或非的逻辑门，功能见右侧真值表。若输入均为低电平（0），则输出为高电平（1）；若输入中至少有一个为高电平（1），则输出为低电平（0）。或非是逻辑或加逻辑非得到的结果。或非是一种具有函数完备性的运算，因此其他任何逻辑函数都能用或非门实现。相比之下，逻辑或运算器是一种单调的运算器，其只能将低电平变为高电平，但不能将高电平变为低电平。 在绝大多数但不是所有的电路设计中，逻辑非的功能本身就包含在结构中，如CMOS和TTL等。在这样的逻辑系列中，要实现或门，唯一的方法是用2个或更多的逻辑门来实现，如一个或非门加一个反相器，但一个重要的例外是，因为其结构中本身就没有反相逻辑。.
新！!: Verilog和或非门 · 查看更多 »
或门
或门（OR gate）是数字逻辑中实现逻辑或的逻辑门，功能见右侧真值表。只要两个输入中至少有一个为高电平（1），则输出为高电平（1）；若两个输入均为低电平（0），输出才为低电平（0）。换句话说，或门的功能是得到两个二进制数的最大值，而与门的功能是得到两个二进制数的最小值。.
新！!: Verilog和或门 · 查看更多 »
测试平台
测试平台（test bench），或称测试台，是用于验证软件设计正确性、可靠性的一种虚拟的环境。测试平台通常包含信号输入、数据处理、验证、输出几个部分。对于小型的数字电路设计，工程师可以使用硬件描述语言来搭建测试平台。如果遇到大型集成电路项目，由于所需的测试向量相当复杂，为了达到更高的语句、分支、条件、路径、触发、翻转覆盖率，很多情况需要使用更加先进的直接随机测试方法。硬件验证语言针对随机测试的建立和功能覆盖率的提高，则提供了专用的数据结构供工程师使用。.
新！!: Verilog和测试平台 · 查看更多 »
新思科技
新思科技股份有限公司（，Synopsys Inc.）是一家从事电子设计自动化软件开发的公司。目前為全球第一大电子设计自动化软件供應商。该公司的首个并且最为人所知的产品是一款被称为“设计编译器（Design Compiler）”的逻辑综合工具。新思科技提供的其他产品，大多应用于专用集成电路（application-specific integrated circuit）。产品包括逻辑综合，行为综合，硬件描述语言模拟器以及晶体管级电路模拟器。这些模拟器包括协助芯片和计算机体系的逻辑设计的运行和调试环境。总部位于美国加利福尼亚州的山景城，现任首席执行官为公司的创办人阿特·德吉亚斯博士。.
新！!: Verilog和新思科技 · 查看更多 »
时序逻辑电路
在数字电路理論中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。這跟組合邏輯電路相反，組合邏輯的輸出只會跟目前的輸入成一種函數關係。換句話說，时序邏輯擁有儲存元件（記憶體）来存储信息，而組合邏輯則没有。 從时序邏輯電路中，可以建出兩種形式的有限狀態機：.
新！!: Verilog和时序逻辑电路 · 查看更多 »
数字电路
数字电路或数字集成电路是由许多的逻辑门组成的复杂电路。与模拟电路相比，它主要进行数字信号的处理（即信号以0与1两个状态表示），因此抗干扰能力较强。数字集成电路有各种门电路、触发器以及由它们构成的各种组合逻辑电路和时序逻辑电路。一个数字系统一般由控制部件和运算部件组成，在时脈的驱动下，控制部件控制运算部件完成所要执行的动作。通过類比數位轉換器、數位類比轉換器，数字电路可以和模拟电路互相连接。.
新！!: Verilog和数字电路 · 查看更多 »
数据选择器
在电子技术（特别是数字电路）中，数据选择器（multiplexer，简称：MUX），或称多路复用器，是一种可以从多个模拟或数字输入信号中选择一个信号进行输出的器件。 一个有 2n 输入端的数据选择器有 n 个可选择的输入－输出线路，可以通过控制端来选择其中一个信号被选择作为输出。 数据选择器主要用于增加一定量的时间和带宽内的可以通过网络发送的数据量。 数据选择器使多个信号共享一个设备或资源，例如一个模拟数字转换器或一个传输线，而不必给每一个输入信号配备一个设备。.
新！!: Verilog和数据选择器 · 查看更多 »
晶体管
晶体管（transistor），早期音譯為穿細絲體，是一种-zh-cn:固体; zh-tw:固態;--zh-cn:半导体器件; zh-tw:半導體元件;-，可以用于放大、开关、稳压、信号调制和许多其他功能。在1947年，由約翰·巴丁、沃爾特·布喇頓和威廉·肖克利所發明。當時巴丁、布喇頓主要發明半導體三極體；肖克利則是發明PN二極體，他們因為半導體及電晶體效應的研究獲得1956年諾貝爾物理獎。 電晶體由半導體材料組成，至少有三個對外端點（稱為極），(C)集極、(E)射極、(B)基極，其中(B)基極是控制極，另外兩個端點之間的伏安特性關係是受到控制極的非線性電阻關係。晶体管基于输入的電流或电压，改變輸出端的阻抗 ，從而控制通過輸出端的电流，因此晶體管可以作為電流開關，而因為晶体管輸出信號的功率可以大於輸入信號的功率，因此晶体管可以作為电子放大器。.
新！!: Verilog和晶体管 · 查看更多 »
