比浏览器更快的访问！
8 关系: 多线程，寄存器重命名，中央处理器，循环展开，記憶體層級平行，计分板 (处理器)，超长指令字，Tomasulo算法。
多线程
多執行緒（multithreading），是指从软件或者硬件上实现多个线程并发执行的技术。具有多线程能力的计算机因有硬體支援而能够在同一时间执行多於一个线程，进而提升整体处理效能。具有这种能力的系统包括对称多处理机、多核心处理器以及芯片级多处理（Chip-level multithreading）或同时多线程（Simultaneous multithreading）处理器。 软件多线程。即便处理器只能运行一个线程，操作系统也可以通过快速的在不同线程之间进行切换，由於时间间隔很小，来给用户造成一种多个线程同时运行的假象。这样的程序运行机制被称为软件多线程。如微软的Windows作业系统和Linux就是在各个不同的执行绪间来回切换，被称为单人多工作业系统。而DOS这类文字介面作业系统在一个时间只能处理一项工作，被视为单人单工作业系统。 除此之外，许多系统及处理器也支持硬件多线程技术。对称多处理机（SMP）系统具有多个处理器，所以具有真正的同时执行多个线程的能力；CMP技术通过在一块芯片上集成多个核心（Core）也具有真正的多线程能力；CMT技术则稍有不同，有的是依靠硬件执行线程切换来获得多线程能力，操作系统不再负责线程切换，因而这部分开销可以减少甚至消除，这方面典型的例子是Sun的UltraSPARC T1，它同时综合了CMP和CMT。微軟的Windows 2000以後的作業系統皆支援多執行緒與超執行緒技術。.
新！!: 指令層級平行和多线程 · 查看更多 »
寄存器重命名
寄存器重命名是计算机CPU的微体系结构（Microarchitecture）中的一种技术，避免了机器指令或者微操作不必要的顺序化执行，从而提高了处理器的指令级并行的能力。.
新！!: 指令層級平行和寄存器重命名 · 查看更多 »
中央处理器
中央处理器 （Central Processing Unit，缩写：CPU），是计算机的主要设备之一，功能主要是解释计算机指令以及处理计算机软件中的数据。计算机的可编程性主要是指对中央处理器的编程。中央处理器、内部存储器和输入／输出设备是现代电脑的三大核心部件。1970年代以前，中央处理器由多个独立单元构成，后来发展出由集成电路制造的中央处理器，這些高度收縮的元件就是所謂的微处理器，其中分出的中央处理器最為复杂的电路可以做成单一微小功能强大的单元。 中央处理器廣義上指一系列可以执行复杂的计算机程序的逻辑机器。这个空泛的定义很容易地将在“CPU”这个名称被普遍使用之前的早期计算机也包括在内。无论如何，至少从1960年代早期开始，这个名称及其缩写已开始在电子计算机产业中得到广泛应用。尽管与早期相比，“中央处理器”在物理形态、设计制造和具体任务的执行上有了极大的发展，但是其基本的操作原理一直没有改变。 早期的中央处理器通常是为大型及特定应用的计算机而定制。但是，这种昂贵的为特定应用定制CPU的方法很大程度上已经让位于开发便宜、标准化、适用于一个或多个目的的处理器类。这个标准化趋势始于由单个晶体管组成的大型机和微机年代，随着集成电路的出现而加速。IC使得更为复杂的中央处理器可以在很小的空间中设计和制造（在微米的數量级）。中央处理器的标准化和小型化都使得这一类数字设备和電子零件在现代生活中的出现频率远远超过有限应用专用的计算机。现代微处理器出现在包括从汽车到手机到儿童玩具在内的各种物品中。.
新！!: 指令層級平行和中央处理器 · 查看更多 »
循环展开
循环展开，英文中称（Loop unwinding或loop unrolling），是一种牺牲程序的尺寸来加快程序的执行速度的优化方法。可以由程序员完成，也可由编译器自动优化完成。 循环展开最常用来降低循环开销，为具有多个功能单元的处理器提供指令级并行。也有利于指令流水线的调度。.
新！!: 指令層級平行和循环展开 · 查看更多 »
記憶體層級平行
記憶體層級平行（Memory-level parallelism，縮寫為 MLP，又譯為內存級並行），平行計算技術的一種，是電腦架構的一種，能夠同時進行數個記憶體操作，特別是在快取未命中（cache miss），或轉譯後備緩衝區未命中（TLB miss）時。 在單核心處理器架構下，記憶體層級平行可以被視為是一種特殊的指令層級平行（ILP）。它也經常在超純量架構下出現。.
新！!: 指令層級平行和記憶體層級平行 · 查看更多 »
计分板 (处理器)
计分板（Scoreboarding）是CDC 6600计算机中的流水线处理器所用到的一种技术，该方法主要将顺序执行的汇编语言代码进行动态调度，从而实现高效、无误的乱序执行。计分板机制会记录、分析不同指令之间的数据相关性。只有当一条指令与之前已发射（issue）的指令之间的冲突消失之后，这条指令才会被发射、执行。如果某条指令由于数据冲突而停顿，计分板会监视正在执行的指令流，在所有数据相关性造成的冲突化解之后通知停顿的指令开始执行。.
新！!: 指令層級平行和计分板 (处理器) · 查看更多 »
超长指令字
超长指令字（VLIW：Very long instruction word）指的是一种被设计为可以利用指令级并行（ILP）优势的CPU体系结构。一个按照顺序执行指令的非超标量处理器不能充分的利用处理器的资源，有可能导致低性能。 性能可以通过同时执行一系列指令中的不同子步骤来提高（这就是流水线），或者像超标量架构一样，甚至完全的并行执行多个处理器指令。进一步的提高可以通过指令的执行顺序与在程序代码中出现的顺序不同来提高，这就是乱序执行。 这3种技术都要付出代价：增加了硬件的复杂性。在并行执行任何操作之前，处理器必须确认这些指令间没有相互依赖。例如第一个指令的结果作为第二个指令的输入。很明显，这样的两条指令无法同时执行，并且第2条指令不能在先于第一条指令执行。乱序执行处理器增加了硬件资源用于调度指令和决定相互依赖。 另一方面，VLIW通过另外一种方法来实现并行。VLIW的并行指令执行是基于一个确定的调度。这个调度是程序在编译的时候就已经确定好的。由于决定乱序执行的工作是由编译器来完成的，处理器不再需要上面三种技术所需的调度硬件。结果VLIW处理器相比其他多数的超标量处理器提供了更加强大的处理能力但是更少的硬件复杂性（编译器的复杂性提高了）。 正如一些其他比较新颖的架构，这种并行执行的概念只有当编译器能生成有效的代码的时候才变得有用。事实上，一些有着特殊目的的指令可以用来帮助一些复杂的操作，例如快速傅立叶变换或者在地貌计算中出现的计算。如果编译器无法准确的找出相关的代码并且生成可以利用CPU能力的目标代码，这些特殊目的的指令将变得毫无用处。例如，程序员可能需要将他的算法用一种可以降低编译器工作难度的方式进行描述。 Category:微處理器.
新！!: 指令層級平行和超长指令字 · 查看更多 »
Tomasulo算法
Tomasulo算法（托马苏洛算法）是IBM的Robert Tomasulo在1967年研发出来的一种用来改善处理器乱序执行的指令级并行性的硬件算法。.
新！!: 指令層級平行和Tomasulo算法 · 查看更多 »
