目录
18 关系: AMD 10h，AMD Bulldozer，AMD Piledriver，AMD Zen，ARM架構，安腾，中央处理器，幽灵 (消歧义)，冯·诺伊曼结构，内联缓存，熔毁 (安全漏洞)，電腦性能，Krait (CPU)，Nehalem微架構，Sandy Bridge微架構，推测执行，指令管線化，性能分析。
AMD 10h
AMD 10h處理器家族是美商超微（AMD）研發並推出市場的一代中央處理器微架構，舊稱為K10。在K10微架構尚未推出前，曾有媒體報導K10為已取消的計劃, The Inquirer，其後超微發言人否認此說法，宣佈K10將是AMD K8產品（Athlon 64、Opteron、Sempron 64等）的後繼者，沒有K9微架構的說法。最终基於K10微架構的皓龍（Opteron）處理器的工程样品于2007年早期曝光，2007年9月10日K10架構的首發產品——超微皓龍推出市场，其後在同年11月11日上市的是超微飛龍（AMD Phenom）——超微處理器系列的新品牌。後來超微也由K10衍生出一些姊妹版和改進版微架構，如Turion/Turion 64（11h）、Fusion（12h）等，直至超微推出Bulldozer微架構一年之後，由於Bulldozer架構的效能表現不如人意，基於K10架構改進版的部分型號的處理器到2012年時仍有生產。.
AMD Bulldozer
AMD Bulldozer微架構（archivedate）是美商超微繼K10微架構之後，所推出的中央處理器微架構。該微架構主要應用於桌上型平台、伺服器平台乃至超級計算機的微處理器核心上。Bulldozer在歷經數次跳票後於2011年9月19日發布，其首發產品是核心代號為“Zambezi”的AMD FX。 Bulldozer微架構從一個早期已擱置的微架構設計發展而來，主攻熱設計功耗為10瓦至125瓦的處理器平台。AMD預期認為，基於Bulldozer架構的處理器在實際應用中每個「推土機」（Bulldozer）核心每瓦效能可達到高效能計算（High-performance computing，HPC）的水準。屆時每個“推土機”核心會支援Intel絕大部分的指令集（包括SSE4.1、SSE4.2、AES、CLMUL以及AVX），以及AMD自有的指令集（包括由SSE5拆分而來的XOP、FMA4、CVT16）.
AMD Piledriver
AMD Piledriver（中文：“AMD 打樁機”）是超微半導體研發微處理器架構的代號，是為第一代Bulldozer微架構的改進版。首發產品是2012年5月發布的基於Piledriver微架構的AMD Fusion之流動版本A10、A8系列（核心代號“Trinity”）。Piledriver在架構上不會與Bulldozer有太大的差別，而部分國外科技媒體則稱它為「New Stepping of Bulldozer」，是步進比較新的Bulldozer。給人一種「只對耗電問題解決，並在某些方面的改良當中讓時脈變得更好提升。 2010年超微半導體的財務分析日上，公佈了2012年第二代Bulldozer微架構的計劃事宜，指出它是“增強型Bulldozer”微架構；後來這個微架構被賦予了代號“Piledriver”。Piledriver相對於第一代Bulldozer微架構的主要改進在於提升每時鐘週期的指令執行效能、提升時鐘頻率、提高效能功耗比率和降低發熱量。和Bulldozer微架構不同的是，Piledriver微架構還將會有流動平台型號的處理器，部分型號還內建顯示核心。 同頻率下單核心效能約Phenom II(K10.5架構)的0.8~0.85之間。.
AMD Zen
Zen是一種x86-64微架構，由AMD開發，2016年發表，取代Bulldozer微架構及其改進版本。該微架構是美商超微重返高效能運算市場的重要產品，與舊有架構相比幾乎完全重新設計並以新工藝製作以提升效能，同時還引入眾多新特性，處理器產品以SoC或半SoC形態面市。而首款Zen微架構的處理器，核心代號「Summit Ridge」，正式品牌名稱為「Ryzen」，而中文名稱為「銳龍」，于2017年3月2日正式上市。.
ARM架構
ARM架構，過去稱作進階精簡指令集機器（Advanced RISC Machine，更早稱作：Acorn RISC Machine），是一個32位元精簡指令集（RISC）處理器架構，其廣泛地使用在許多嵌入式系統設計。但在其他領域上也有很多作為，由於節能的特點，ARM處理器非常適用於行動通訊領域，符合其主要設計目標為低成本、高效能、低耗電的特性。另一方面，超级计算机消耗大量电能，ARM同样被视作更高效的选择。 至2009年為止，ARM架構處理器佔市面上所有32位元嵌入式RISC處理器90%的比例，使它成為占全世界最多數的32位元架構之一。ARM處理器可以在很多消費性電子產品上看到，從可攜式裝置（PDA、行動電話、多媒體播放器、掌上型電玩和計算機）到電腦週邊設備（硬碟、桌上型路由器），甚至在导弹的弹载计算机等军用设施中都有他的存在。在此还有一些基于ARM设计的衍伸产品，重要產品還包括Marvell的XScale架構和德州儀器的OMAP系列。 2011年，ARM的客户报告79亿ARM处理器出货量，占有95%的智能手机、90%的硬盘驱动器、40%的数字电视和机上盒、15%的微控制器、和20%的移动电脑。在2012年，微软与ARM科技生产新的Surface平板电脑，AMD宣布它将于2014年开始生产基于ARM核心的64位元服务器芯片，2016年，日本富士通公司宣布下一代“京”超级计算机将采用ARM架构。 2016年7月18日，日本软银集团斥资3.3万亿日元（约合311亿美元）将设计ARM的公司ARM Holdings收购。。.
查看 分支預測器和ARM架構
安腾
安腾（Itanium），是英特尔安腾架构（通常稱之為IA-64）的64位元處理器。英特尔推出了兩個安腾的家族：其一是安腾，另一個是安腾2。在2007年11月1日，安腾2的家族又再一次稱為安腾。該處理器的市場定位是在於企業伺服器與高效能運算系統。該架構由惠普創始，後來則是惠普與英特尔共同開發。 安腾的微架構是徹底的不同於其他英特尔處理器採用的x86（包含x86-64）架構。這個架構是建基於顯性的指令並行，由編譯器來決定哪些指令並行處理。這種方式允許處理器在每個週期最多可以執行6個指令。與超純量架構的不同點，安腾在並行處理中並沒有複雜的線路來判斷指令依賴性，所以編譯器必須要在編譯的時候就已經處理妥當。 在一系列的拖延開發進度後，第一款安腾於2001年推出，性能更強的安腾處理器在之後則是有週期性的持續推出。採用安腾處理器的製造商之中，以惠普的製造量最多。在2007年，安腾在企業界系統採用的架構之中是位於第四名，而前三名則是x86-64、IBM POWER與SPARC。英特尔於2007年11月推出最新的安腾處理器為Montvale核心，2012年推出安腾9500（Poulson）。2017年推出最後一代Itanium處理器，但是在技術上較同時代Xeon低級，且停止開發Itanium。.
查看 分支預測器和安腾
中央处理器
中央处理器 （Central Processing Unit，缩写：CPU），是计算机的主要设备之一，功能主要是解释计算机指令以及处理计算机软件中的数据。计算机的可编程性主要是指对中央处理器的编程。中央处理器、内部存储器和输入／输出设备是现代电脑的三大核心部件。1970年代以前，中央处理器由多个独立单元构成，后来发展出由集成电路制造的中央处理器，這些高度收縮的元件就是所謂的微处理器，其中分出的中央处理器最為复杂的电路可以做成单一微小功能强大的单元。 中央处理器廣義上指一系列可以执行复杂的计算机程序的逻辑机器。这个空泛的定义很容易地将在“CPU”这个名称被普遍使用之前的早期计算机也包括在内。无论如何，至少从1960年代早期开始，这个名称及其缩写已开始在电子计算机产业中得到广泛应用。尽管与早期相比，“中央处理器”在物理形态、设计制造和具体任务的执行上有了极大的发展，但是其基本的操作原理一直没有改变。 早期的中央处理器通常是为大型及特定应用的计算机而定制。但是，这种昂贵的为特定应用定制CPU的方法很大程度上已经让位于开发便宜、标准化、适用于一个或多个目的的处理器类。这个标准化趋势始于由单个晶体管组成的大型机和微机年代，随着集成电路的出现而加速。IC使得更为复杂的中央处理器可以在很小的空间中设计和制造（在微米的數量级）。中央处理器的标准化和小型化都使得这一类数字设备和電子零件在现代生活中的出现频率远远超过有限应用专用的计算机。现代微处理器出现在包括从汽车到手机到儿童玩具在内的各种物品中。.
查看 分支預測器和中央处理器
幽灵 (消歧义)
幽灵可以指：.
冯·诺伊曼结构
冯·诺伊曼结构（Von Neumann architecture），也称馮·紐曼模型（Von Neumann model）或普林斯顿结构（Princeton architecture），是一种将程序指令存储器和数据存储器合并在一起的電腦設計概念结构。本詞描述的是一種實作通用圖靈機的計算裝置，以及一種相對於平行計算的序列式架構參考模型（referential model）。 本架構隱約指導了將儲存裝置與中央處理器分開的概念，因此依本架構設計出的計算機又稱存储程序计算机。.
内联缓存
内联缓存（Inline caching）是部分编程语言的运行时系统采用的，最早为Smalltalk开发。内联缓存的目标是通过记住以前直接在上方法查询的结果来加快运行时方法绑定的速度。内联缓存对动态类型语言尤为有用，其中大多数（如非全部）方法绑定发生在运行时，因此通常无法使用。.
查看 分支預測器和内联缓存
熔毁 (安全漏洞)
毁（Meltdown），也译熔断、崩溃，，正式名稱爲「Rogue Data Cache Load」，常譯作「恶意数据缓存加载」是一个存在于英特爾大部分的x86/x86-64微处理器、部分IBM POWER架構處理器以及部分ARM架構處理器中關於推測執行機制的硬件设计缺陷及安全漏洞，这种缺陷使得低權限的进程無論是否取得特權均可以獲取具備高權限保護的内存空間的資料，漏洞利用是基於時間的旁路攻擊。2018年1月隨同另一個也基於推測執行機制的、屬於重量級資訊安全漏洞的硬體缺陷「Spectre」（幽靈）于通用漏洞披露公布。 由於英特爾處理器及IBM POWER處理器均在市場上佔據極大的份額（出現缺陷的ARM處理器在缺陷被發現時尚未正式面市），這種涉及資訊安全的硬體缺陷影響範圍甚廣，包括幾乎整個x86、POWER伺服器領域、幾乎整個小型主機及大型主機市場、個人電腦市場等都無一倖免，另外該缺陷的危險程度之高（無需特權即可存取敏感資料所在的記憶體空間），曾一度令資安人員及機構懷疑缺陷的真實性，而提前公佈這些缺陷還極有可能引發全球性的資安災難，因而選擇先與處理器廠商及核心客戶聯絡協商備妥修補方案再另行公佈。目前該硬體缺陷可通過軟體實作規避，包括Linux系、Android、OS X/macOS、Windows等等都有相應的修復程式（像是Linux的内核页表隔离技術），但是軟體規避將導致處理器效能的顯著下降。而從根本上修復該缺陷的方法（包括修復「幽靈」缺陷）是重新設計處理器的微架構，爲此英特爾、IBM及ARM都將新處理器微架構的推出時程大幅押後。.
電腦性能
電腦性能一般會以電腦系統在指定時間和使用資源的條件下，所完成工作的數量來表示。 依上下文的不同，電腦性能的「良好」可能包括以下項目中的一項或幾項：.
查看 分支預測器和電腦性能
Krait (CPU)
Krait是高通設計的ARMv7相容中央處理單元，使用於驍龍S4及驍龍400/600/800/801/805系列系統晶片（SoC）上，於2012年發表並接替舊有的Scorpion處理器核心，大致的效能相當於至Cortex-A15的水準，但並不適用於big.LITTLE結構。.
Nehalem微架構
Intel Nehalem ，是Intel研發的中央處理器微架構之代號，該架構取代了前代的Core微處理器架構。 使用Nehalem架構的微處理器採用45納米製程（後期改用32納米製程），在2007年的Intel開發者論壇上Intel官方展示了一個採用兩顆INehalem微架構的處理器的系統平台。首款採用Intel Nehalem架構的處理器是2008年11月正式發售的桌上型處理器Intel Core i7。 Intel在Pentium 4時代也使用過“Nehalem”的代號，該代號曾使用於NetBurst微架構的10Ghz版本之Pentium 4微處理器，後來改計劃取消。Nehalem微架構儘管與Netburst架構不是一個時代的產物，但是兩者之間有一些共同的技術和特點，如超執行緒、較高的預設時脈等。儘管Nehalem架構的微處理器預設時脈普遍較高，但能效比依然比Core微架構的製程改進版Penryn微架構的微處理器要高。2011年1月，Intel Nehalem微架構由其下一代微架構Intel Sandy Bridge所取代。 Intel Nehalem的架構設計有不少地方與AMD K10類似（譬如每核心獨立電壓及時脈等），但要比AMD K10的效能更佳、能耗更低。AMD後來也推出K10的改進版K10.5來與Intel的Nehalem競爭。.
Sandy Bridge微架構
Sandy Bridge，或简称SNB（英特尔官方简称）或SB（中国大陆的网友或玩家一般使用的简称），是Intel研發的中央處理器微架構之代號，2005年開始研發，是為Intel Nehalem微架構的繼任者。2009年Intel公開展示使用Sandy Bridge微架構的處理器樣品，2011年1月正式發布，仍然使用Intel Core系列處理器作為首發產品。Sandy Bridge微架構的處理器均使用32納米平面雙柵極電晶體的製程。依照Intel的『Tick-Tock』策略，繼任的Intel Ivy Bridge微架構是Intel Sandy Bridge微架構的製程改進版。Intel Ivy Bridge使用22納米3D三柵極電晶體製程。2011年第四季度Intel展示使用Ivy Bridge微架構的處理器樣品，並宣布於2012年中期陸續發布基於Ivy Bridge微架構的處理器。.
推测执行
推测执行（亦作预测执行、投机性执行，英语：Speculative execution）是优化技术的一类，采用这个技术的计算机系统会根据现有信息，利用空转时间提前执行一些将来可能用得上，也可能用不上的指令。如果指令执行完成后发现用不上，系统会抛弃计算结果，并回退执行期间造成的副作用（如缓存）。 推测执行的目标是在处理器系统资源过剩的情况下并行处理其他任务。推测执行无处不在。流水处理器的分支预测、数值预测、"", S.
查看 分支預測器和推测执行
指令管線化
指令管線化（Instruction pipeline）是為了讓計算機和其它數位電子裝置能夠加速指令的通過速度（單位時間內被執行的指令數量）而設計的技術。 管線在處理器的內部被組織成層級，各個層級的管線能半獨立地單獨運作。每一個層級都被管理並且鏈接到一條“鏈”，因而每個層級的輸出被送到其它層級直至任務完成。 處理器的這種組織方式能使總體的處理時間顯著縮短。 未管線化的架構產生的效率低，因為有些CPU的模組在其他模組執行時是閒置的。管線化雖並不會完全消除CPU的閒置時間，但是能夠讓這些模組並行運作而大幅提升程式執行的效率。 但並不是所有的指令都是獨立的。在一條簡單的管線中，完成一個指令可能需要5層。如右圖所示，要在最佳性能下運算，當第一個指令被執行時，這個管線需要運行隨後4條獨立的指令。如果隨後4條指令依賴於第一條指令的輸出，管線控制邏輯必須插入延遲時脈周期到管線內，直到依賴被解除。而轉發技術能顯著減少延時。憑藉多個層，雖然管線化在理論上能提高效能，優勝於無管線的內核（假設時脈也因應層的數量按比例增加），但事實上，許多指令碼設計中並不會考慮到理想的執行。.
查看 分支預測器和指令管線化
性能分析
在软件工程中，性能分析（performance analysis也称为profiling），是以收集程序运行时信息为手段研究程序行为的分析方法，是一種的方法。 性能分析量測像是程式的空間或時間複雜度、、函式呼叫的頻率及執行時間等。性能分析的目的在于决定程序的哪个部分应该被，从而提高程序的速度或者内存使用效率。 性能分析可以由程式的源代碼或是可執行檔進行．一般會使用稱為性能分析工具（profiler）的工具進行。性能分析工具會使用許多不同的技術，可能是以事件為基礎（Event-based）的、統計的、指令導向的，以及仿真的方法。性能分析工具常用在过程中使用。.
查看 分支預測器和性能分析
亦称为 分支預測。