我们正在努力恢复Google Play商店上的Unionpedia应用程序
传出传入
🌟我们简化了设计以优化导航！
Instagram Facebook X LinkedIn

事务级建模方法

指数 事务级建模方法

TLM（事务级建模方法，Transaction-level modeling）是一种高级的数字系统模型化方法，它将模型间的通信细节与函数单元或通信架构的细节分离开来。通信机制（如总线或者FIFO）被建模成信道，并且以SystemC接口类的形式向模块呈现。事务请求一般在调用这些信道模型的接口函数时发生，而接口函数封装了信息交换的底层细节。在事务层面上，TLM更强调数据传输的功能本身——数据的内容和传输的起止点，并尽可能少涉及具体实现。这种方法使得系统级设计者测试不同的总线架构（这些架构均支持公共的抽象接口）更加方便，通过这些公共接口进行模块间交互，无需对模块重新编码。 然而，TLM模型的应用程序并不仅限于使用SystemC作为编程语言，同样也可以采用其他语言。TLM的概念首次出现在system level language and modeling domain中。.

目录

  1. 3 关系: 集成电路设计，SystemVerilog，TLM。

集成电路设计

集成电路设计（Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。.

查看 事务级建模方法和集成电路设计

SystemVerilog

在现代的集成电路（尤其是超大规模集成电路）的设计和验证流程中，SystemVerilog是一种由Verilog发展而来的硬件描述、硬件验证统一语言，前一部分基本上是2005年版Verilog的扩展，而后一部分功能验证特性则是一门面向对象程序设计语言。面向对象特性很好地弥补了传统Verilog在芯片验证领域的缺陷，改善了代码可重用性，同时可以让验证工程师在比寄存器传输级更高的抽象级别，以事务而非单个信号作为监测对象，这些都大大提高了验证平台搭建的效率。 SystemVerilog已经被采纳为电气电子工程师学会1800-2009标准，并获得了主流电子设计自动化工具供应商的支持。虽然没有哪一个仿真系统能够声称自己完全支持SystemVerilog语言参考手册（Language Reference Manual, LRM）里介绍的所有语言结构，要改善测试平台的互操作性相当困难，但是推进跨平台兼容性的研究开发工作已经在进行。若干种验证方法学相继出现，以预定义类的形式对测试平台模块进行标准化，如今最新的基于SystemVerilog的验证方法学为通用验证方法学。这一方法学主要包括开放源代码的类库以及支持可重用测试平台、开发验证IP核的预置格式。许多第三方提供商则开始推出基于SystemVerilog的验证IP核。.

查看 事务级建模方法和SystemVerilog

TLM

#重定向 事务级建模方法.

查看 事务级建模方法和TLM