我们正在努力恢复Google Play商店上的Unionpedia应用程序
🌟我们简化了设计以优化导航!
Instagram Facebook X LinkedIn

電子設計自動化和電子設計自動化軟體比較

快捷方式: 差异相似杰卡德相似系数参考

電子設計自動化和電子設計自動化軟體比較之间的区别

電子設計自動化 vs. 電子設計自動化軟體比較

电子设计自动化(Electronic design automation,縮寫:EDA)是指利用计算机辅助设计(CAD)软件,来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检查等)等流程的设计方式。. 本條目是常見電子設計自動化軟體、電子電路仿真軟體的清單,和它們簡單的功能比較。.

之间電子設計自動化和電子設計自動化軟體比較相似

電子設計自動化和電子設計自動化軟體比較有(在联盟百科)5共同点: 布线 (集成电路)电子电路仿真超大规模集成电路VerilogVHDL

布线 (集成电路)

在电子设计自动化中,布线(routing),是印刷电路板设计和集成电路设计中的一个步骤。在设计流程里,布线通常在布局完成之后进行,布局已经将各种电路组件安置在芯片上,布线则进行这些组件之间的互连线配置。布线的原则是保证不同组件之间的连接畅通,同时符合一定的设计规则检查。.

布线 (集成电路)和電子設計自動化 · 布线 (集成电路)和電子設計自動化軟體比較 · 查看更多 »

电子电路仿真

电子电路仿真(Electronic circuit simulation),是指使用数学模型来对电子电路的真实行为进行模拟的工程方法。 仿真系统可以对电路的功能行为进行模拟,而不需要建立实际的电路(这过程可能繁琐而昂贵),因此它是一种很有实用价值的工具。由于仿真系统对真实情况的模拟越来越逼真,许多大学、研究机构都会使用这类工具来辅助电子工程方面的教学。由于电子电路仿真系统一般具有较好的图形化界面,它们常常可以使用户有身临其境的感觉。对于初学者,他们可以在仿真软件的帮助下进行分析、综合、组织和评估所学的知识。 在构建实际的电路之前,对设计进行仿真验证,可以大大地提高设计效率。这是由于,设计人员可以在构建电路之前,预先观察、研究电路的行为,而不必为电路的物理实现付出时间和经济的成本。尤其是集成电路,在物理上实现电路所需的光罩等电子工艺成本不菲,而集成电路的高复杂性又在面包板上面难以实现,用传统的方法研究电路的行为较为困难。因此,几乎所有的集成电路设计都较为依赖仿真。最著名的模拟仿真是SPICE,而最著名的数字电路仿真器都是基于Verilog或VHDL的。 一些电子仿真系统集成了原理图编辑器、仿真引擎、波形显示功能,这样使用户可以轻松地观察电路行为的即时状态。通常,仿真系统也会包括扩展模型以及电子元件库。其中模型主要包括集成电路专用的晶体管模型,例如BSIM;而元件库会提供很多通用元件,如电阻器、电容器、电感元件、变压器和用户定义的模型(例如受控的电流源、电压源),此外还可以提供Verilog-A或VHDL-AMS中的一些模型)。印刷电路板设计还要求专用的模型,例如线路走线的传输线模型和IBIS模型等。.

电子电路仿真和電子設計自動化 · 电子电路仿真和電子設計自動化軟體比較 · 查看更多 »

超大规模集成电路

超大规模集成电路(very-large-scale integration,縮寫:VLSI),是一种将大量晶体管组合到单一芯片的集成电路,其集成度大于大规模集成电路。集成的晶体管数在不同的标准中有所不同。从1970年代开始,随着复杂的半导体以及通信技术的发展,集成电路的研究、发展也逐步展开。计算机里的控制核心微处理器就是超大规模集成电路的最典型实例,超大规模集成电路设计(VLSI design),尤其是数字集成电路,通常采用电子设计自动化的方式进行,已经成为计算机工程的重要分支之一。.

超大规模集成电路和電子設計自動化 · 超大规模集成电路和電子設計自動化軟體比較 · 查看更多 »

Verilog

Verilog是一种用于描述、设计电子系统(特别是数字电路)的硬件描述语言,主要用於在集成电路设计,特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会(IEEE)的1364号标准。 Verilog能够在多种抽象级别對数字逻辑系统进行描述:既可以在晶体管级、逻辑门级进行描述,也可以在寄存器传输级对电路信号在寄存器之间的传输情况进行描述。除了对电路的逻辑功能进行描述,Verilog代码还能够被用于逻辑仿真、逻辑综合,其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表,从而方便在现场可编程逻辑门阵列上实现硬件电路,或者让硬件厂商制造具体的专用集成电路。设计人员还可以利用Verilog的扩展部分Verilog-AMS进行模拟电路和混合信号集成电路的设计。.

Verilog和電子設計自動化 · Verilog和電子設計自動化軟體比較 · 查看更多 »

VHDL

VHDL,全称超高速集成电路硬件描述语言(VHSIC very high-speed hardware description language),在基于複雜可程式邏輯裝置、现场可编程逻辑门阵列和特殊應用積體電路的数字系统设计中有着广泛的应用。 VHDL语言诞生于1983年,1987年被美国国防部和IEEE确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987后,各大EDA公司都先后推出了自己支援VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE 1076-1993和IEEE 1076-2000版本。.

VHDL和電子設計自動化 · VHDL和電子設計自動化軟體比較 · 查看更多 »

上面的列表回答下列问题

電子設計自動化和電子設計自動化軟體比較之间的比较

電子設計自動化有34个关系,而電子設計自動化軟體比較有74个。由于它们的共同之处5,杰卡德指数为4.63% = 5 / (34 + 74)。

参考

本文介绍電子設計自動化和電子設計自動化軟體比較之间的关系。要访问该信息提取每篇文章,请访问: