激發表和触发器

快捷方式: 差异，相似，杰卡德相似系数，参考。

激發表和触发器之间的区别

激發表 vs. 触发器

在電子設計中，一個激發表會展示出在已知的現有輸出下，產生出特定的下個狀態所需的最少輸入值。它跟真值表和狀態轉移表很相似，不過不同之處在於它將現有輸出與下個輸出狀態放在表格左邊，會產生這樣狀態的輸入則放在表格右邊。. 触发器（Flip-flop, FF），中國大陆譯作「--」、臺灣及香港譯作「--」，是一种具有两种稳态的用于储存的元件，可記錄二进制数字信号「1」和「0」。触发器是一种雙穩態多諧振盪器（bistable multivibrator）。该电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。 触发器的線路圖由逻辑门組合而成，其結構均由SR锁存器衍生而來（广义的触发器包括锁存器）。触发器可以处理輸入、輸出信號和時脈之间的相互影响。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲）。.

真值表

真值表是使用於邏輯中（特別是在連結邏輯代數、布爾函數和命題邏輯上）的一類數學用表，用來計算邏輯表示式在每種論證（即每種邏輯變數取值的組合）上的值。尤其是，真值表可以用來判斷一個命題表示式是否對所有允許的輸入值皆為真，亦即是否為邏輯有效的。 「用真值表製表的推理模式是由弗雷格、查尔斯·皮尔士和恩斯特·施羅德於1880年代所发明的。這種表格於1920年代之後廣泛地發現在許多文獻上頭（扬·武卡谢维奇、埃米爾·波斯特、维特根斯坦）”（蒯因, 39）。路易斯·卡罗早在1894年就公式化了真值表来解决特定问题，但是包含他这项工作的手稿直到1977年才被发现 。维特根斯坦的《逻辑哲学论》利用真值表把真值函数置于序列中。这个著作的广泛影响导致了真值表的传播。 真值表被用來計算以「決策程序」建構的命題表示式的值。命題表示式可以是一個原子公式（命題常數、命題變數或命題函數，如Px或P(x)），或以邏輯算子（如邏輯與（\land）、邏輯或（\lor）、邏輯非（\lnot））由原子公式建構出來的公式。舉例來說，Fx \land Gx即是個命題表示式。 真值表中的列标题展示了 （i）命题函数与/或变量，和 （ii）建造自这些命题函数或变量和运算符的真值泛函表达式。行展示对 （i）和 （ii）的T或F指派的每个可能的求值。换句话说，每行都是对 （i）和 （ii）的不同解释。 经典（就是说二值）逻辑的真值表限定于只有两个真值是可能的布尔逻辑系统，它们是“真”或“假”，通常在表中简单的表示为T和F。.

激發表和真值表 · 真值表和触发器 · 查看更多 »