信号边缘和定時器訊號

快捷方式: 差异，相似，杰卡德相似系数，参考。

信号边缘和定時器訊號之间的区别

信号边缘 vs. 定時器訊號

在电子学中，信号边缘（signal edge），或称信号边沿，是数字信号在两种逻辑电平（0或1）之间状态的转变。由于数字信号电平由方波来表示，因此这种状态的变化被称为“边缘”。 信号的一个上升沿（rising edge）是数字信号从低电平向高电平的转变。当接入的定時器訊號由低电平向高电平转变时，触发器电路被触发，而当接入的定時器訊號从高电平向低电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发器电路为上升沿触发的（rising edge-triggered）。 与上升沿对应的概念为下降沿（falling edge），它是指数字信号从高电平向低电平的转变。当接入的定時器訊號由高电平向低电平转变时，触发器电路被触发，而当接入的定時器訊號从低电平向高电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发电路为下降沿触发的（falling edge-triggered）。 信号边缘可以被用来触发时序控制，在时间脉冲上升沿或下降沿触发的T触发器就是一个典型的例子，这类触发器并不是通常的电平敏感，而是信号边缘敏感。此外，在硬件描述语言中，使用Verilog自定义原语（user defined primitives）时，上升沿、下降沿分别以(01)、(10)表示，也可以用缩写字母r、f表示。. 定時器訊號（Clock signal），計算機科學及相關領域用语。此訊號在同步電路當中，扮演計時器的角色，並組成電路的電子元件。只有当同步信号到达时，相关的触发器才按输入信号改变输出状态，因此使得相关的电子元件得以同步運作。.

触发器

触发器（Flip-flop, FF），中國大陆譯作「--」、臺灣及香港譯作「--」，是一种具有两种稳态的用于储存的元件，可記錄二进制数字信号「1」和「0」。触发器是一种雙穩態多諧振盪器（bistable multivibrator）。该电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。 触发器的線路圖由逻辑门組合而成，其結構均由SR锁存器衍生而來（广义的触发器包括锁存器）。触发器可以处理輸入、輸出信號和時脈之间的相互影响。这里的触发器特指flip-flop，flip-flop一词主要是指具有两个状态相互翻转，例如编程语言中使用flip-flop buffer（翻译作双缓冲）。.

信号边缘和触发器 · 定時器訊號和触发器 · 查看更多 »