超大规模集成电路和集成电路版图

快捷方式: 差异，相似，杰卡德相似系数，参考。

超大规模集成电路和集成电路版图之间的区别

超大规模集成电路 vs. 集成电路版图

超大规模集成电路（very-large-scale integration，縮寫：VLSI），是一种将大量晶体管组合到单一芯片的集成电路，其集成度大于大规模集成电路。集成的晶体管数在不同的标准中有所不同。从1970年代开始，随着复杂的半导体以及通信技术的发展，集成电路的研究、发展也逐步展开。计算机里的控制核心微处理器就是超大规模集成电路的最典型实例，超大规模集成电路设计（VLSI design），尤其是数字集成电路，通常采用电子设计自动化的方式进行，已经成为计算机工程的重要分支之一。. 集成电路版图（integrated circuit layout），是真实集成电路物理情况的平面几何形状描述。集成电路版图是集成电路设计中最底层步骤物理设计的成果，物理设计通过布局、布线技术将逻辑综合的成果——门级的网表转换成物理版图文件，这个文件包含了各个硬件单元在芯片上的形状、面积和位置信息。版图设计的结果必须遵守制造工艺、时序、面积、功耗等的约束。版图设计是借助电子设计自动化工具来完成的。集成电路版图完成后，整个集成电路设计流程基本结束。随后，半导体加工厂会接收版图文件，利用具体的半导体器件制造技术，来制造实际的硬件电路。 如果以标准的工业流程进行集成电路制造，即化学、热学以及一些与光刻有关的变量可以得到精确控制，那么最终制造出的集成电路的行为在很大程度上取决于不同“几何形状”之间的相互连接以及位置决定。集成电路布局工程师的工作是将组成集成电路芯片的所有组件安置和连接起来，并符合预先的技术要求。通常这些技术要求包括性能、尺寸和制造可行性。在版图图形中，不同颜色图形形状可以分别代表金属、二氧化硅或组成集成电路组件的其他半导体层。同时，版图可以提供导体、隔离层、接触、通孔、掺杂注入层等方面的信息。 生成的版图必须经过一系列被称为物理验证的检查流程。设计人员必须使版图满足制造工艺、设计流程和电路性能三方面带来的约束条件。其中，制造工艺往往要求电路符合最小线宽等工艺限制，而功率耗费、占用面积也是考虑的因素。验证流程中最常见的是分为：.

半导体

半导体（Semiconductor）是指一种导电性可受控制，范围可从绝缘体至导体之间的材料。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。今日大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关连。常见的半导体材料有硅、锗、砷化镓等，而硅更是各种半导体材料中，在商业应用上最具有影响力的一种。 材料的导电性是由导带中含有的电子数量决定。当电子从价带获得能量而跳跃至导电带时，电子就可以在带间任意移动而导电。一般常见的金属材料其导电带与价电带之间的能隙非常小，在室温下电子很容易获得能量而跳跃至导电带而导电，而绝缘材料则因为能隙很大（通常大于9电子伏特），电子很难跳跃至导电带，所以无法导电。 一般半导体材料的能隙约为1至3电子伏特，介于导体和绝缘体之间。因此只要给予适当条件的能量激发，或是改变其能隙之间距，此材料就能导电。 半导体通过电子传导或電洞傳导的方式传输电流。电子传导的方式与铜线中电流的流动类似，即在电场作用下高度电离的原子将多余的电子向着负离子化程度比较低的方向传递。電洞导电则是指在正离子化的材料中，原子核外由于电子缺失形成的“空穴”，在电场作用下，空穴被少数的电子补入而造成空穴移动所形成的电流（一般称为正电流）。 材料中载流子（carrier）的数量对半导体的导电特性极为重要。这可以通过在半导体中有选择的加入其他“杂质”（IIIA、VA族元素）来控制。如果我們在純矽中摻雜（doping）少許的砷或磷（最外層有5個電子），就會多出1個自由電子，這樣就形成N型半導體；如果我們在純矽中摻入少許的硼（最外層有3個電子），就反而少了1個電子，而形成一個電洞（hole），這樣就形成P型半導體（少了1個帶負電荷的原子，可視為多了1個正電荷）。.

半导体和超大规模集成电路 · 半导体和集成电路版图 · 查看更多 »

布局 (集成电路)

布局（placement）是电子设计自动化中的一个重要步骤，在這過程中會把電路元件安置在指定面積的晶片上進行物理设计的流程。如果电路的布局存在設計不良，那么集成电路芯片的性能将会受到影響甚至部份失靈或嚴重的產生故障，而且会因为納米級別的微電路連線設計得不到優化（对连线的配置称为布线），導致晶片的制造效率降低甚至增加了不良品的比率。因此，电路的布局人员必须考虑到对多个参数的优化，以使电路成品能够符合预定的性能要求。.

布局 (集成电路)和超大规模集成电路 · 布局 (集成电路)和集成电路版图 · 查看更多 »

布线 (集成电路)

在电子设计自动化中，布线（routing），是印刷电路板设计和集成电路设计中的一个步骤。在设计流程里，布线通常在布局完成之后进行，布局已经将各种电路组件安置在芯片上，布线则进行这些组件之间的互连线配置。布线的原则是保证不同组件之间的连接畅通，同时符合一定的设计规则检查。.

布线 (集成电路)和超大规模集成电路 · 布线 (集成电路)和集成电路版图 · 查看更多 »

光刻

光刻（photolithography）是半导体器件制造工艺中的一个重要步骤，该步骤利用曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光掩模上的图形转移到所在衬底上。这里所说的衬底不仅包含硅晶圆，还可以是其他金属层、介质层，例如玻璃、SOS中的蓝宝石。.

光刻和超大规模集成电路 · 光刻和集成电路版图 · 查看更多 »

光罩

光罩（Reticle, Mask）：在製作集成电路的過程中，利用光蝕刻技術，在半導體上形成圖型，為將圖型複製於晶圓上，必須透過光罩作用的原理。比如沖洗照片時，利用底片將影像複製至相片上。.

光罩和超大规模集成电路 · 光罩和集成电路版图 · 查看更多 »

设计规则检查

设计规则检查（Design rule checking, DRC）是电子设计自动化的一个重要组成部分，它决定了指定集成电路芯片的物理版图是否满足推荐的参数要求，这个要求即设计规则。.

设计规则检查和超大规模集成电路 · 设计规则检查和集成电路版图 · 查看更多 »

集成电路

集成电路（integrated circuit，縮寫：IC；integrierter Schaltkreis）、或称微电路（microcircuit）、微芯片（microchip）、晶--片/芯--片（chip）在电子学中是一种把电路（主要包括半導體裝置，也包括被动元件等）小型化的方式，並時常制造在半导体晶圓表面上。 前述將電路製造在半导体晶片表面上的積體電路又稱薄膜（thin-film）積體電路。另有一種（thick-film）（hybrid integrated circuit）是由独立半导体设备和被动元件，集成到基板或线路板所构成的小型化电路。 本文是关于单片（monolithic）集成电路，即薄膜積體電路。 從1949年到1957年，維爾納·雅各比(Werner Jacobi)、杰弗里·杜默 (Jeffrey Dummer)、西德尼·達林頓(Sidney Darlington)、樽井康夫(Yasuo Tarui)都開發了原型，但現代積體電路是由傑克·基爾比在1958年發明的。其因此榮獲2000年諾貝爾物理獎，但同時間也發展出近代實用的積體電路的罗伯特·诺伊斯，卻早於1990年就過世。.

超大规模集成电路和集成电路 · 集成电路和集成电路版图 · 查看更多 »

集成电路设计

集成电路设计（Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。.

超大规模集成电路和集成电路设计 · 集成电路版图和集成电路设计 · 查看更多 »

逻辑综合

在集成电路设计中，邏輯合成（logic synthesis）是所设计数字电路的高抽象级描述，经过布尔函数化简、优化后，转换到的逻辑门级别的电路连线网表的过程。.

超大规模集成电路和逻辑综合 · 逻辑综合和集成电路版图 · 查看更多 »