比浏览器更快的访问！
35 关系: Ada，Altera Quartus，十六进制，可程式邏輯裝置，寄存器传输级，并发计算，现场可编程逻辑门阵列，硬件描述语言，编程语言列表，网表，电子电路仿真，电子电路设计，电气电子工程师学会，Doxygen，高阻态，超高速集成电路，邏輯閘，自動販賣機，電子設計自動化，電子設計自動化軟體比較，電機工程學，集成电路设计，逻辑综合，GCC，Google代码搜索，IEEE标准协会，Notepad++，SPARC，SystemC，Theora，Verilog，Verilog-A，VHDL-AMS，注释 (计算机语言)，整合開發環境列表。
Ada
Ada，是一种程序设计语言。它源于美国军方的一个计划，旨在整合美军系统中运行着上百种不同的程序设计语言编写的程序，並提高除錯能力與效率，由Pascal及其他語言擴展而成，比較接近自然語言和數學表達式，並用「Ada」命名以紀念-zh-cn:埃达·洛夫莱斯;zh-tw:愛達·勒芙蕾絲;zh-hk:愛達·勒芙蕾絲;zh-sg:埃达·洛夫莱斯;-（Ada Lovelace）。.
Altera Quartus
Altera Quartus是Altera公司推出的一种可程式邏輯裝置电子设计自动化开发软件。它可以识别电路的Verilog或VHDL高级硬件描述语言表述，或读取指定格式的线路图；进而完成逻辑仿真、功能验证、逻辑综合等任务，对器件的进行编程，即将设计项目转换到实际的硬件。该软件提供了逻辑电路的可视化设计以及向量波形的仿真等功能。.
新！!: VHDL和Altera Quartus · 查看更多 »
十六进制
十六进制（简写为hex或下標16）在数学中是一种逢16进1的进位制。一般用数字0到9和字母A到F（或a~f）表示，其中:A~F表示10~15，这些称作十六进制数字。 例如十进制數57，在二进制寫作111001，在16进制寫作39。 在历史上，中国曾经在重量单位上使用过16进制，比如，规定16两为一斤。 现在的16进制则普遍应用在计算机领域，这是因為將4個位元（Bit）化成單獨的16进制數字不太困難。1字節可以表示成2個連續的16进制數字。可是，這種混合表示法容易令人混淆，因此需要一些字首、字尾或下標來顯示。.
可程式邏輯裝置
可编程逻辑器件（Programmable Logic Device，縮寫為PLD）是一種電子零件、電子組件，簡而言之也是一種集成电路、芯片。PLD晶片屬於数字型態的電路晶片，而非模拟或混訊（同時具有數位電路與類比電路）晶片。 PLD與一般數位晶片不同的是：PLD內部的數位電路可以在出廠後才規劃決定，有些類型的PLD也允許在規劃決定後再次進行變更、改變，而一般數位晶片在出廠前就已經決定其內部電路，無法在出廠後再次改變，事實上与一般的類比晶片、混訊晶片一樣，在出廠後就無法再對其內部電路進行調修。.
新！!: VHDL和可程式邏輯裝置 · 查看更多 »
寄存器传输级
在数位电路设计中，寄存器传输级（register-transfer level, RTL）是一种对同步数位电路的抽象模型，这种模型是根据数字信号在硬件寄存器、存储器、组合逻辑装置和总线等逻辑单元之间的流动，以及其逻辑代数运作方式来确定的。 寄存器传输级抽象模型在诸如Verilog和VHDL的硬件描述语言中被用于创建对实际电路的高层次描述，而低层次描述甚至实际电路可以通过高层次描述导出。在现代的数位设计中，寄存器传输级上的设计是最典型的工作流程。逻辑合成工具可以根据寄存器传输级的描述构建更低级别的电路描述。.
新！!: VHDL和寄存器传输级 · 查看更多 »
并发计算
并发计算（Concurrent computing，或譯為並行處理、共時計算），是一種程式計算的形式，在系統中，至少有兩個以上的計算在同時運作，計算結果可能同時發生。用來實作並行系統（Concurrent system）的程式語言與各種演算法，統稱為並行計算。 並行程式通常被設計為互動式的運算過程，因為它的運算過程是不確定的，在設計上的難度較高。設計並行程式最大的挑戰，在於確保不同運算執行步驟間的互動或是通訊，能以正確的順序進行，同時，也要確保在不同執行步驟間共享的資源，能夠正確被存取。在這個領域的先驅人物有艾兹赫尔·戴克斯特拉、東尼·霍爾與泊·派克·漢森等人。.
现场可编程逻辑门阵列
場可编程逻辑閘阵列（Field Programmable Gate Array，縮寫為FPGA），它是在PAL、GAL、CPLD等可程式邏輯裝置的基础上进一步发展的产物。它是作为特殊應用積體電路领域中的一种半定制电路而出现的，既解决了全定制电路的不足，又克服了原有可编程逻辑器件门电路数有限的缺点。.
新！!: VHDL和现场可编程逻辑门阵列 · 查看更多 »
硬件描述语言
在电子学中，硬件描述语言（hardware description language, HDL）是用来描述电子电路（特别是数字电路）功能、行为的语言，可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。随着自动化逻辑综合工具的发展，硬件描述语言可以被这些工具识别，并自动转换到逻辑门级网表，使得硬件描述语言可以被用来进行电路系统设计，并能通过逻辑仿真的形式验证电路功能。设计完成后，可以使用逻辑综合工具生成低抽象级别（门级）的网表（即连线表）。 硬件描述语言在很多地方可能和传统的软件编程语言类似，但是最大的区别是，前者能够对于硬件电路的时序特性进行描述。硬件描述语言是构成电子设计自动化体系的重要部分。小到简单的触发器，大到复杂的超大规模集成电路（如微处理器），都可以利用硬件描述语言来描述。常见的硬件描述语言包括Verilog、VHDL等。.
新！!: VHDL和硬件描述语言 · 查看更多 »
编程语言列表
此编程语言列表按字母顺序列出了知名编程语言，包括当前使用的和以前使用过的编程语言，BASIC的方言、深奥的编程语言和标记语言除外。.
新！!: VHDL和编程语言列表 · 查看更多 »
网表
在电子设计自动化中，网表（netlist），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。 网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次（如寄存器传输级）的硬件描述可以通过逻辑综合转换为低抽象层次（逻辑门级）的电路连线网表，这一步骤目前可以使用自动化工具完成，这也大大降低了设计人员处理超大规模集成电路的繁琐程度。硬件厂商利用上述网表，可以制造具体的专用集成电路或其他电路。一些相对较小的电路也可以在现场可编程逻辑门阵列上实现。 根据不同的分类，网表可以是物理或逻辑的，也可以是基于实例或基于线网的，抑或是平面的或多层次的，等等。 N.
电子电路仿真
电子电路仿真（Electronic circuit simulation），是指使用数学模型来对电子电路的真实行为进行模拟的工程方法。 仿真系统可以对电路的功能行为进行模拟，而不需要建立实际的电路（这过程可能繁琐而昂贵），因此它是一种很有实用价值的工具。由于仿真系统对真实情况的模拟越来越逼真，许多大学、研究机构都会使用这类工具来辅助电子工程方面的教学。由于电子电路仿真系统一般具有较好的图形化界面，它们常常可以使用户有身临其境的感觉。对于初学者，他们可以在仿真软件的帮助下进行分析、综合、组织和评估所学的知识。 在构建实际的电路之前，对设计进行仿真验证，可以大大地提高设计效率。这是由于，设计人员可以在构建电路之前，预先观察、研究电路的行为，而不必为电路的物理实现付出时间和经济的成本。尤其是集成电路，在物理上实现电路所需的光罩等电子工艺成本不菲，而集成电路的高复杂性又在面包板上面难以实现，用传统的方法研究电路的行为较为困难。因此，几乎所有的集成电路设计都较为依赖仿真。最著名的模拟仿真是SPICE，而最著名的数字电路仿真器都是基于Verilog或VHDL的。 一些电子仿真系统集成了原理图编辑器、仿真引擎、波形显示功能，这样使用户可以轻松地观察电路行为的即时状态。通常，仿真系统也会包括扩展模型以及电子元件库。其中模型主要包括集成电路专用的晶体管模型，例如BSIM；而元件库会提供很多通用元件，如电阻器、电容器、电感元件、变压器和用户定义的模型（例如受控的电流源、电压源），此外还可以提供Verilog-A或VHDL-AMS中的一些模型）。印刷电路板设计还要求专用的模型，例如线路走线的传输线模型和IBIS模型等。.
新！!: VHDL和电子电路仿真 · 查看更多 »
电子电路设计
电子电路设计包括电子电路的分析与合成。.
新！!: VHDL和电子电路设计 · 查看更多 »
电气电子工程师学会
電機電子工程師學會（Institute of Electrical and Electronics Engineers，簡稱為IEEE，英文读作“i triple e”）是一个建立於1963年1月1日的国际性电子技术与电子工程师协会，亦是世界上最大的专业技术组织之一，擁有來自175個國家的36萬會員。 除設立於美國紐約市的總部以外，亦在全球150多個國家擁有分會，並且還有35個專業學會及2個聯合會。其每年均會發表多種雜誌、學報、書籍，亦舉辦至少300次的專業會議。 目前IEEE在工業界所定義的標準有著極大的影響。.
新！!: VHDL和电气电子工程师学会 · 查看更多 »
Doxygen
Doxygen是一個适用于C++、C、Java、Objective-C、Python、IDL（CORBA和Microsoft flavors）、Fortran、VHDL、PHP、C#和D語言的文檔生成器。它可以在大多數類Unix操作系統、macOS以及Microsoft Windows上執行。初始版本的Doxygen使用了一些舊版本DOC++的源代码，在那之后，Dimitri van Heesch重写了Doxygen的源代码。 Doxygen是一個編寫軟件參考--的工具。該--是直接寫在源代码中，因此比較容易保持更新。Doxygen可以交叉引用--和源代码，使文件的讀者可以很容易地引用實際的源代码。 KDE使用Doxygen作为其部分--且KDevelop具有內置的支持。 Doxygen的发布遵守GNU通用公共许可证，并且是自由软件。.
新！!: VHDL和Doxygen · 查看更多 »
高阻态
在电子学中，高阻态（High impedance）表示电路中的某个节点具有相对电路中其他点相对更高的阻抗。这个概念在三态逻辑、上拉电阻中有所涉及。在硬件描述语言（如Verilog HDL和VHDL）中，高阻态通常用字母z来表示。 H.
超高速集成电路
超高速集成电路（very-high-speed integrated circuits，英文缩写：VHSIC）是1980年代美国政府发展集成电路工业的一个规划。 美国国防部于1980年启动该计划。这个计划是美国陆军、海军、空军三方承担的项目，主要目的是推动集成电路材料、印刷、封装、测试、软件算法的发展，许多计算机辅助设计工具在这一时期被开发出来，例如硬件描述语言VHDL。在这一计划中，军方对于砷化镓材料的兴趣被重新转移到了CMOS电路上。.
新！!: VHDL和超高速集成电路 · 查看更多 »
邏輯閘
逻辑门是在集成電路上的基本組件。简单的邏輯閘可由晶体管组成。這些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现邏輯运算。常见的逻辑门包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。 逻辑门是組成數字系統的基本結構，通常组合使用實現更為複雜的邏輯運算。一些廠商通過邏輯門的組合生產一些實用、小型、集成的產品，例如可程式邏輯裝置等。.
自動販賣機
自動販賣機（--）是藉由驗鈔機與顧客交易的全自动機器，能協助顧客購買例如零食、饮料、酒类、香烟及彩票等產品（有别於有收銀員的商舖）。.
新！!: VHDL和自動販賣機 · 查看更多 »
電子設計自動化
电子设计自动化（Electronic design automation，縮寫：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。.
新！!: VHDL和電子設計自動化 · 查看更多 »
電子設計自動化軟體比較
本條目是常見電子設計自動化軟體、電子電路仿真軟體的清單，和它們簡單的功能比較。.
新！!: VHDL和電子設計自動化軟體比較 · 查看更多 »
電機工程學
電機工程學是以電子學、電磁學等物理学分支为基础，涵盖電子學、電子計算機、電力工程、电信、控制工程、訊號處理等子领域的一門工程學。十九世紀後半期以來，隨著電報、電話、電能在供應與使用方面的商業化，該學科逐漸發展為相對獨立的專業領域。 電機工程廣義上涵蓋該領域的分支，但在有些地方，「電機工程學」（Electrical Engineering）一詞的意義有時不包括「電子工程學」（Electronic Engineering）。 這個情況下，「電機工程學」是指涉及到大能量的電力系統（如電能傳輸、重型電機機械及電動機），而「電子工程」則是指處理小信號的電子系統（如計算機和積體電路）。 另一種區分法為，電力工程師著重於電能的傳輸，而電子工程師則著重於利用電子訊號進行資訊的傳輸。這些子領域的範圍有時也會重疊：例如，電力電子學使用電力電子元件對電能進行變換和控制；又如，智慧電網偵測電能供應者的電能供應狀況與一般家庭使用者的電能使用狀況，并据之調整家電用品的耗電量，以此达到节约能源、降低损耗、增强輸電網路可靠性的目的。因此，電機工程亦函蓋電子工程部分領域的專業知識。.
新！!: VHDL和電機工程學 · 查看更多 »
集成电路设计
集成电路设计（Integrated circuit design, IC design），根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（VLSI design），是指以集成电路、超大规模集成电路为目标的设计流程。.
新！!: VHDL和集成电路设计 · 查看更多 »
逻辑综合
在集成电路设计中，邏輯合成（logic synthesis）是所设计数字电路的高抽象级描述，经过布尔函数化简、优化后，转换到的逻辑门级别的电路连线网表的过程。.
GCC
GNU编译器套裝（GNU Compiler Collection，縮寫為GCC），指一套编程語言编译器，以GPL及LGPL許可證所發行的自由軟體，也是GNU計畫的关键部分，也是GNU工具链的主要組成部份之一。GCC（特别是其中的C语言编译器）也常被认为是跨平台编译器的事实标准。1985年由理查德·马修·斯托曼開始發展，現在由自由軟體基金會負責維護工作。 原名為GNU C語言編譯器（GNU C Compiler），因為它原本只能處理C語言。GCC在发布后很快地得到擴展，變得可處理C++。之後也變得可處理Fortran、Pascal、Objective-C、Java、Ada，Go與其他語言。 許多操作系統，包括許多类Unix系統，如Linux及BSD家族都採用GCC作為标准编译器。蘋果電腦预装的Mac OS X操作系统也採用這個編譯器。 GCC原本用C開發，後來因為LLVM、Clang的崛起，它更快地將開發語言轉換為C++。許多C的愛好者在對C++一知半解的情況下主觀認定C++的性能一定會輸給C，但是Ian Lance Taylor給出了不同的意見，並表明C++不但性能不輸給C，而且能設計出更好，更容易維護的程式（、）。.
Google代码搜索
Google代码搜索是Google公司Google实验室于2006年10月5日推出的一款测试版产品，该产品可以让用户在互联网上搜索开放的源代码。 根据Google官方通告，该服务将于2012年1月15日关闭。 Google代码搜索可以搜索包括lang:、package:、license:和file:等的运算符。.
新！!: VHDL和Google代码搜索 · 查看更多 »
IEEE标准协会
IEEE标准协会（英文Institute of Electrical and Electronics Engineers Standards Association，简称IEEE-SA）是电气和电子工程师协会（IEEE）下辖的标准制定机构，其标准制定内容涵盖信息技术、通信、电力和能源等多个领域，已制定了900多个现行工业标准，如IEEE 802有线与无线的网络通信标准和IEEE 1394标准等，另有400多项标准正在制定过程中。IEEE-SA日益成为新兴技术领域标准的核心来源。.
新！!: VHDL和IEEE标准协会 · 查看更多 »
Notepad++
Notepad++是一套為自由軟體的純文字編輯器，由侯今吾基于同是開放原始碼的Scintilla文本编辑组件並獨力研發，整个项目起初托管于SourceForge.net之上，截止到2011年，已被下載超過2700萬次，并两度获得SourceForge社群選擇獎——最佳開發工具。2010年6月托管于TuxFamily，现由GitHub托管。 該軟體以GPL發佈，有完整的中文化介面及支援多國語言撰寫的功能（採用UTF-8编码）。它的功能比Windows中的記事本（Notepad）強大，除了可以用來製作一般的純文字的說明文件，也十分適合用作撰寫電腦程式的編輯器。由6.2.3版本起，Notepad++的文件預設文字格式由ANSI改為除去BOM的UTF8（UTF8 without BOM）。Notepad++不僅有語法高亮度顯示，也有語法摺疊功能，並且支援巨集以及擴充基本功能的外掛模組。.
新！!: VHDL和Notepad++ · 查看更多 »
SPARC
SPARC，名稱源自於可擴充處理器架構（Scalable Processor ARChitecture）的縮寫，是一種RISC指令集架構，最早於1985年由昇陽電腦所設計，也是SPARC國際公司的注冊商標之一。這家公司於1989年成立，其目的是向外界推廣SPARC，以及為該架構進行符合性測試。此外該公司為了擴闊SPARC設計的生態系統，SPARC國際也把標準開放，並授權予多間生產商採用，包括德州儀器、Cypress半導體、富士通等。由於SPARC架構也對外完全開放，因此也出現了完全開放原始碼的LEON處理器，這款處理器以VHDL語言寫成，並採用LGPL授權。 SPARC架構原設計給工作站使用，及後應用在昇陽、富士通等製造的大型SMP伺服器上。而昇陽開發的Solaris作業系統也是為SPARC設計的系統之一，除Solaris外，NeXTSTEP、Linux、FreeBSD、OpenBSD及NetBSD系統也提供SPARC版本。 現時最新版本的SPARC為第8及第9版，在2005年12月，昇陽方面宣佈其UltraSPARC T1處理器將採用開放原始碼方式。2007年，昇陽電腦宣佈UltraSPARC T2處理器已經加入OpenSPARC開放原始碼計劃。.
新！!: VHDL和SPARC · 查看更多 »
SystemC
SystemC是一种基于C++语言的用于系统设计的计算机语言，是用C++编写的一组库和宏。它是为了提高电子系统设计效率而逐渐发展起来的产物。IEEE于2005年12月批准了IEEE1666-2005标准。 通常，系统由软件部分和硬件部分组成，系统的一部分功能由软件实现，而另一部分功能则由硬件实现。早期的系统比较简单，系统工程师将准备设计的系统划分为软件部分和硬件部分，分别由软件工程师和硬件工程师进行设计、仿真、实现和改进，最后再将软件部分和硬件部分结合起来形成系统。软件工程师使用C和C++等程序设计语言，因为这些语言专长于描述串行执行的程序，用来仿真软件部分；而硬件工程师则使用VHDL和Verilog等硬件描述语言，因为这些语言专长于描述并行运行的硬件，用来仿真硬件部分。但是，随着电子系统的不断发展，系统结构越来越复杂，系统元件也越来越多，这就要求系统工程师在先期划分软件和硬件时，就对整个系统性能有很好的了解和掌握，以便更好地划分软件和硬件，减小设计中不必要的失误所带来的损失和风险。SystemC也就由此孕育而生，因为它能够满足对软件和硬件协同仿真的需求。 SystemC的名称来自“系统”一词的英语System和“C/C++语言”中的C，以表示它是一种基于C/C++语言的系统设计语言。 许多科学研究团队和计算机辅助设计软件公司一同为SystemC的发展做出了贡献，1999年成立了开源SystemC的开发团队“Open SystemC Initiative（OSCI）”。 2011年11月10，IEEE通过了新SystemC 2011标准：IEEE1666-2011。.
新！!: VHDL和SystemC · 查看更多 »
Theora
Theora是一個免權利金、開放格式的有損影像壓縮技術，由Xiph.Org基金會開發，該基金會還開發了著名的聲音編碼技術Vorbis，以及多媒體容器檔案格式Ogg。libtheora則是Xiph.Org基金會針對Theora格式的實作。 Theora是由On2 Technologies公司專屬的VP3編碼器，經過開放原始碼後衍生而來，目標是達成比MPEG-4 Part 2更好的編碼效率。Theora的命名來自於一個電視節目Max Headroom中的角色：Theora Jones。.
新！!: VHDL和Theora · 查看更多 »
Verilog
Verilog是一种用于描述、设计电子系统（特别是数字电路）的硬件描述语言，主要用於在集成电路设计，特别是超大规模集成电路的计算机辅助设计。Verilog是电气电子工程师学会（IEEE）的1364号标准。 Verilog能够在多种抽象级别對数字逻辑系统进行描述：既可以在晶体管级、逻辑门级进行描述，也可以在寄存器传输级对电路信号在寄存器之间的传输情况进行描述。除了对电路的逻辑功能进行描述，Verilog代码还能够被用于逻辑仿真、逻辑综合，其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表，从而方便在现场可编程逻辑门阵列上实现硬件电路，或者让硬件厂商制造具体的专用集成电路。设计人员还可以利用Verilog的扩展部分Verilog-AMS进行模拟电路和混合信号集成电路的设计。.
新！!: VHDL和Verilog · 查看更多 »
Verilog-A
Verilog-A是一种针对模拟电路的工业标准模型语言，它是 Verilog-AMS的连续时间子集。 Verilog-A被设计用来对Spectre电路仿真器（Spectre Circuit Simulator）的行为级描述进行标准化，以实现与VHDL（另一个IEEE标准支持的硬件描述语言）。它从其他语言（例如MAST）吸收了对模拟电路的支持。国际Verilog开放组织（Open Verilog International, OVI）支持 Verilog的标准化，使得Verilog-A作为整个Verilog-AMS计划的一部分，从而实现对模拟电路和数字电路设计的处理能力。Verilog-A是Verilog-AMS项目的最初阶段发展起来的。 不过，Verilog的开发进展与Verilog-AMS延迟不同，而当时Verilog被纳入了IEEE 1364标准，这就使得Verilog-AMS被遗留给了Accellera公司。因此最初的单一语言标准的目标并没有实现。.
新！!: VHDL和Verilog-A · 查看更多 »
VHDL-AMS
VHDL-AMS 是硬件描述语言VHDL（IEEE 1076-1993）的一个衍生部分。它包含了模拟和混合信号的扩展，从而能够对模拟和混合信号系统的行为进行描述。.
新！!: VHDL和VHDL-AMS · 查看更多 »
注释 (计算机语言)
在计算机语言中，注释是计算机语言的一个重要组成部分，用于在源代码中解释代码的功用，可以增强程序的可读性，可维护性，或者用于在源代码中处理不需运行的代码段，来调试程序的功能执行。 注释在随源代码进入预处理器或编译器处理后会被移除，不会在目标代码中保留其相关信息。.
新！!: VHDL和注释 (计算机语言) · 查看更多 »
整合開發環境列表
以下為（程式語言撰寫開發）整合開發環境的列表：.
新！!: VHDL和整合開發環境列表 · 查看更多 »
